Altera vs xilinx что выбрать
| Текущее время: Сб мар 16, 2024 03:34:59 |
Часовой пояс: UTC + 3 часа
Запрошенной темы не существует.
Часовой пояс: UTC + 3 часа
Powered by phpBB © 2000, 2002, 2005, 2007 phpBB Group
Русская поддержка phpBB
Extended by Karma MOD © 2007—2012 m157y
Extended by Topic Tags MOD © 2012 m157y
Работоспособность сайта проверена в браузерах:
IE8.0, Opera 9.0, Netscape Navigator 7.0, Mozilla Firefox 5.0
Адаптирован для работы при разрешениях экрана от 1280х1024 и выше.
При меньших разрешениях возможно появление горизонтальной прокрутки.
По всем вопросам обращайтесь к Коту: kot@radiokot.ru
©2005-2024
Altera vs xilinx что выбрать
| Текущее время: Сб мар 16, 2024 03:34:59 |
Часовой пояс: UTC + 3 часа
Запрошенной темы не существует.
Часовой пояс: UTC + 3 часа
Powered by phpBB © 2000, 2002, 2005, 2007 phpBB Group
Русская поддержка phpBB
Extended by Karma MOD © 2007—2012 m157y
Extended by Topic Tags MOD © 2012 m157y
Работоспособность сайта проверена в браузерах:
IE8.0, Opera 9.0, Netscape Navigator 7.0, Mozilla Firefox 5.0
Адаптирован для работы при разрешениях экрана от 1280х1024 и выше.
При меньших разрешениях возможно появление горизонтальной прокрутки.
По всем вопросам обращайтесь к Коту: kot@radiokot.ru
©2005-2024
Средства и методы разработки
Сравнение Xilinx Zynq UltraScale+ -> и Intel Altera Stratix 10 —> Intel окончательно сорвал башню Альтере, и вдвоем они устремились к звездам. Вырастет спрос на гуру. http://caxapa.ru/694931.html
http://caxapa.ru/694981.html
Есть есть Intel Altera Arria 10 SoC https://www.altera …c/overview.tablet.html Intel Altera Stratix 10 — это космос. Корпусов меньше F1152 Pin 35 mm x 35 mm, 1.0 mm pitch нет. Минимальный камень M20K Memory Blocks 2,196, Variable-Precision DSP Blocks 1,152, 18 x 19 Multipliers 2,304. Quad-core 64 bit ARM® Cortex®-A53 MPCore™ processor минимум. Понятно, что это будет стоить, вероятно, начиная от 5k$, и будет бесполезно для большинства практических применений, например, участников данного форума. Это чипы для тех, кто делает чипы. Вот промоделировать будущий чип для сотика на Stratix 10 — это самое то, это дешево и эффективно (если сравнивать с MPW на 16 нм, например). Ну или коллективом НИИ размером с 5 этажное здание проектировать какую-нибудь УЗ установку с синфазными антенными решетками УЗ элементов. Вторая цель Интела вполне понятна — рынок программируемых кастомных сопроцессоров, которые ускоряют работу «всякого вебдваноль». Также это хороший противовес рынку вычислений на GPU — там топовые GPU имеют как раз под 10TFLOPS single перфоманса, причем получить его на реальных задачах — это еще то упражнение. На фоне такой «накуренности» Интела Zynq UltraScale+ выделяется разумностью подхода и возможных конфигураций. 1. Cortex-R5 с кешами + TCM 128k. 2 штуки. Можно в lock-step (тогда TCM вырастает до 256к), можно как 2 независимых ядра. Самое то для настоящего RT. Частота 533MHz, примерно равно скорости работы FPGA логики. Идеально для синхронной работы проца и логики, с учетом внутренней 128 битной шины AXI 2. Dual-core ARM® Cortex™-A53 MPCore™ up to 1.3GHz для мадших моделей, Quad-core ARM Cortex-A53 MPCore up to 1.5GHz для старших. Всякие там большие матрицы быстро в даблах считать (A53 — там NEON SIMD умеет 2 DP операции за такт делать). Выгодно отличается от SoC предыдущего поколения на Cortex-A9, который DP только за 2 такта делает. 3. Всякие там x32/x64:DDR4, LPDDR4, DDR3, DDR3L, LPDDR3 with ECC, NAND, 2x Quad-SPI, PCIe® Gen2 x4, 2x USB3.0, SATA 3.1, DisplayPort, 4x Tri-mode Gigabit Ethernet, 2xUSB 2.0, 2x SD/SDIO, 2x UART, 2x CAN 2.0B, 2x I2C, 2x SPI, 4x 32b GPIO — выглядит довольно сбалансированно. 4. Широким выбор камней, например для UltraScale+ CG от 103 до 600 System Logic Cells (K), DSP Slices от 240 до 2,520. Пока трудно понять, сколько будут стоить камни, думаю, еще год они на рынке не появятся, но я надеюсь, что младшие будут стоить $300. 500. 5. Младшие камни не имеют граф. сопроцессора, что дает возможность надеяться на полное документирование кристалла. Например, DisplayPort есть, а GPU, от которого все равно описание никто никогда не даст, нет. Что дает возможность взять большой профессиональный монитор, в котором DisplayPort будет точно, и подключить его к нашему устройству, где наша RTOS (от которой у нас есть ВСЕ исходники) будет рисовать простую картинку АСУ ТП в «умеренно реальном времени». Граф. контроллер типа «frame buffer» на логике родить не так и сложно. Причем, учитывая количество этой логики, например, с оверлеями для вывода композита видеоизображения и нашей «неторопливой графики АСУ ТП» (и даже если зафигачить скалер видео и альфа-оверлей с прозрачностями, эта FPGA и это переживет). 6. ECC на все, Cortex-R5 с lock-step — четкая заточка под функциональную безопасность. Быть может, даже ASIL-D можо выжать. 7. Аппаратная поддержка виртуализации в Cortex™-A53. Можно сделать 3-OSную структуру: * Linux для красивого ГУЯ (QT?), не реалтаймовой сетевой активности и юзеровских приложений. В отдельной песочнице. * профессиональная тяжелая RTOS (QNX, например) * легкая хардкорная RTOS для Cortex-R5. 8. Вполне себе разумные корпуса 19х19 мм. Но, конечно, есть и засады. С текущим поколением SoC FPGA + Cortex-A9 все нифига не гладко. Мы, например, изначально хотели взять Zynq 7000 серии. И даже начали проектировать. Потом внимательно подсчитали жручесть в индустриальном температурном диапазоне для нужного нам чипа (оказалась 10W. ), его стоиимость при не 600 Мгц (вариант сильно дешевле) Cortex-A9 (там что-то типа 933 оказалось верхней гранью), и поняли, что iMX6D + Altera Cyclone V дешевле более, чем в 2 раза при жручести в 3 раза меньше (для нашего конкретного случая). А красивые мечты, что «мы шаз нашу периферию прямо на AHB залудим» так и остались мечтами — параллельная шина тоже ничего так работает, а с учетом кратной экономии бабла она вообще отлично работает 🙂 Еще раз — важны не деньги сами по себе. Мы просто поняли, что в реальном проекте получается ровно ноль реальных бонусов от использования кремния в 2 раза дороже, а части потребления 10W потребовало бы редизайна изделия Заказчика, куда наша плата идет (что могло бы привести к выпиливанию нас, например). Есть и плюсы. Вот если бы сейчас был такой чип за $300 с потреблением не более 3-4W (конкретно для нашего варианта, это весьма не просто вычислисть), с готовым портом линуха и поддержкой внутри тулчейна работы с Cortex-R5 — мы бы плюнули на деньги и взяли бы его, потому что 4-х кратный рост даблового перфоманса мы бы продали Заказчику за достойную цену. Но пока рассматриваемое семейство выйдет — у нас как раз наступит пора редизайна 🙂 Еще, у меня есть ощущение, что такого рода мегакамни создают спрос на супергуру. Т.е. человек, скажем, год, или даже 2, досконоально изучает камень, пишет порт RTOS|изучает готовый порт, а потом ставится гуру фирмы, который консультирует всех по камню. Ибо сложность всего запихнутого в чудо-чип просто невероятная.
-
- Может и для такого =)) «From Python to Silicon!» — sav6622 (22.08.2016 23:52 , ссылка)
- Терли чуток про него -> — Evgeny_CD (22.08.2016 23:58 , ссылка)
- Разгребал исходники одного молодого уволившегося сотрудника. он как раз под FPGA писал. и увидел на Верилоге такой код, думал копи-пастом в угаре сделан. потом докурил что как раз этим питон2силиконом =))) — sav6622 (23.08.2016 00:19 )
- И вообще тема была интересной -> — Evgeny_CD (22.08.2016 23:59 , ссылка)
Лето 7532 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна. Вебмастер
MMI © MMXXIVВыбор ПЛИС для синхронизирующего устройства
Бушуев, И. Ю. Выбор ПЛИС для синхронизирующего устройства / И. Ю. Бушуев, А. П. Аверченко. — Текст : непосредственный // Молодой ученый. — 2020. — № 48 (338). — С. 34-35. — URL: https://moluch.ru/archive/338/75747/ (дата обращения: 16.03.2024).
Бушуев Иван Юрьевич, студент;
Аверченко Артем Павлович, старший преподаватель
Омский государственный технический университет>>>
В данной статье автор разбирается в моделях ПЛИС, представленных в продаже, и объясняет свой выбор отладочной оплаты для проекта.
Ключевые слова : ПЛИС, синхронизатор, цифровая электроника, цифровая обработка, схема.
Для реализации синхронизирующего устройства на базе ПЛИС нужно подобрать программируемую логическую интегральную схему из предложенных на сегодняшний день на рынке. Выбирать будем исходя из их физических параметров и цены. На базе синхронизирующего устройства предполагается сделать часы, которые будут считать время, а также сравнивающее устройство, задача которого состоит в том, чтобы сравнить время, которое приходит к синхронизатору, и время, которое считают часы на основе программируемой логической интегральной схеме.
Причины по которым использовать будем именно ПЛИС:
Практичность — при смене модели микроконтроллера нужно изучать документацию. При смене производителя микроконтроллера нужно снова изучать новую документацию. При проектировании на ПЛИС, если знакомы с такими языками программирования как Verilog или VHDL, в таком случае есть возможность не только программировать любую ПЛИС из семейства одной и той же выбранной компании, но при необходимости перейти на программируемую логическую интегральную схему от другой компании, например, Altera или Xilinx. Несмотря на проблемы связанные со знакомством с неизвестной средой разработки, новых нюансов, сам алгоритм программирования на HDL от этого не станет иным.
Переход от замысла к реализации задуманного — бывают такие ситуации, что при создании проекта не достаточно одного микроконтроллера, то в таком случае требуется подбирать иной. Вообще-то можно предполагать сможет или не сможет выполнить этот микроконтроллер задуманный проектом. Или имеется какой-то заранее выбранный микроконтроллер и мы пытаемся реализовать проект на его основе. Обычно это происходит примерно так. Поэтому лучший вариант — это продумать то что мы хотим сделать, а затем под эту идею подбирать необходимые запчасти. То есть сначала идея, затем выбор компонентов.
Легкость использования сторонних программ — Не запрещается запустить модуль чужой программы. По коду можно понять, каким образом он работает. Даже не смотря на то, что он выполнен для платы от компании Intel, а мы запускаем на Xilinx. Возможно это получится не сразу и придется потратить некоторое время, но это проще, чем разбираться с разными микроконтроллерами или писать программу каждый раз на новом языке.
Независимость блоков. Блоки в HDL, подчиняются только входящим сигналам. Подготовленный и настроенный модуль будет работать как было задумано изначально, несмотря на то как бы не усложняли и не увеличивали проект. Никакие внешние факторы не смогут повлиять на его работоспособность внутри. Кроме всего прочего, блоки в ПЛИС работают независимо друг друга, т. е. параллельно.
Сразу возникают вопросы какую ПЛИС выбрать Altera или Xilinx? На каком языке программировать Verilog или VHDL? На какой отладочной плате остановить свой выбор?
Программирование мы будем выполнять с помощью языка Verilog.
В данный момент существует большое разнообразие плат на SoC, содержащие в себе FPGA и ядра процессора, они имеют различные цены, но мы из всего разнообразия более или менее доступных микросхем выделим только два семейства: Cyclone V производства компании Intel (Altera) и Zynq-7000, предлагаемых компанией Xilinx. Обе модели отладочных плат обладают двухъядерным процессором ARM Cortex A9 и FPGA. Zynq возможны в одноядерном исполнении (Zynq-7000S). Выбранные микросхемы предлагаются в корпусе BGA, поэтому спаять подобную плату самому не предоставляется возможным. Большинство плат обладают конфигурацией SOM (система на модуле), что дает возможность для их установки в свои проекты, штучные или серийные.
Другими примерами плат на SoC являются модели Arria V, Arria 10, Stratix 10 (перечисленные плат от компании Intel) и Virtex 7 (от компании Xilinx). В чипы Xilinx и Virtex встраивалась микропроцессорная RISC-архитектура PowerPC до семейства Virtex 6 в том числе. Но цена таких отладочных плат с этими чипами может быть очень высокой.
По так называемому “железу” отладочные платы Cyclone V и Zynq-7000 очень похожие системы, обладающие двумя ядрами Cortex A9 и некоторым количеством ячеек FPGA. Но разница между этими семействами заключается в их софте.
Для Xilinx Zynq-7000 (и подобных FPGA седьмой генерации от этой компании) средой разработки проектов FPGA является программа Vivado, средой разработки программного обеспечения — Xilinx Software Development Kit сокращенно SDK. Он распространяется на бесплатной основе и не имеет некоторых ограничений, которые имеются у DS-5 Altera Edition. Обе программы предлагаются в вариантах для Linux ОС и для Windows ОС, но необходимо обратить внимание, что Vivado для Linux ОС устанавливается не на любую Linux ОС. При установке на Windows ОС затруднений не возникнет.
Для программирования на отладочных платах Intel потребуется программа Quartus Prime, а инструментом разработки ПО — DS-5 Altera Edition. Что дает возможность (на бесплатной основе) создавать утилиты для Linux ОС, но в случае если мы захотим разрабатывать приложения, поддерживающие режим Bare Metal (без операционной системы), то нам потребуется платная DS-5. Для обеих программ (Quartus Prime и DS-5) доступны версии для Windows ОС и для Linux ОС. Но нужно держать во внимании тот факт, что инсталляция и настройка данных программ на Linux OC потребует определенных навыков и поиск готовых решений в сети Интернет. На Windows ОС эти программы устанавливаются без проблем.
Для сравнения я взял платы на из семейства Cyclone V от компании Intel (Altera) и семейство Zynq-7000 представленное на рынке компанией Xilinx, которые представлены в продаже на сегодняшний день.
Остановим свой выбор на отладочной плате от компании Intel (Altera) Cyclone V E, которая имеет компактные размеры, отличное оснащение и хорошие технические параметры, которые приведены ниже:
432 М9К блоков памяти
3 888 кбит встроенной памяти
Устройство последовательной конфигурации EPCS64
Встроенная схема USB — бластера
128 МВ (32Мх32bit) SDRAM
2 MB (1Mx16) SRAM
8 MB (4Mx16) Flash — памяти с 8-ми битным режимом
Три входа тактовой частоты генерации 50 МГц
Разъемы SMA (вход/выход внешних часов)
Таким образом, приходим к выводу, что для реализации синхронизирующего устройства нам с запасом для дальнейшего улучшений разрабатываемого проекта вполне подойдет отладочная плата от компании Intel (Altera) Cyclone V Е, в качестве программной среды будем использовать Quartus и язык Verilog.
Основные термины (генерируются автоматически): FPGA, HDL, VHDL, компания, плат, ПЛИС, программируемая логическая интегральная схема, синхронизирующее устройство, бесплатная основа, отладочная плата.
- Терли чуток про него -> — Evgeny_CD (22.08.2016 23:58 , ссылка)
- Может и для такого =)) «From Python to Silicon!» — sav6622 (22.08.2016 23:52 , ссылка)