Тиристорный эффект в микросхемах что это
люди куплю транзистар кт 827А 0688759652
тамара плохова пишет в теме Журнал Радио 9 номер 1971 год. :
как молоды мы были и как быстро пробежали годы кулотино самое счастливое мое время
Ивашка пишет в теме Параметры отечественных излучающих диодов ИК диапазона:
Светодиод — это диод который излучает свет. А если диод имеет ИК излучение, то это ИК диод, а не «ИК светодиод» и «Светодиод инфракрасный», как указано на сайте.
Владимир пишет в теме 2Т963А-2 (RUS) со склада в Москве. Транзистор биполярный отечественный:
Подскажите 2т963а-2 гарантийный срок
Владимир II пишет. пишет в теме Параметры биполярных транзисторов серии КТ372:
ПОСЛЕДОВАТЕЛЬНОСТЬ ВКЛЮЧЕНИЯ ИСТОЧНИКОВ ПИТАНИЯ В СИСТЕМАХ С НЕСКОЛЬКИМИ ПИТАЮЩИМИ НАПРЯЖЕНИЯМИ
Предлагаемый вниманию читателей материалу открывающий новую рубрику «Библиотечка разработчика»у был представлен специалистами компании Texas Instruments в рамках проведенного ими в апреле этого года в Москве семинара по источникам питания.
Он предназначен широкому кругу разработчиков современных систем обработки сигнала.
При разработке систем с несколькими питающими на-пряже ниями разработ ч икам следует учитывать различные скорости нарастания и спада питающих напряжений при их включении и выключении. Простой пример такой системы — цифровой сигнальный процессор (DSP) с различными питающими напряжениями для ядра и портов ввода-вывода, что требует корректной последователmности включения источников питания. Пренебрежение этими вопросами может привести к выходу устройства из строя под воздействием тиристорного эффекта а также к появлению значительных токовых перегрузок. Тиристорный эффект может возникнуть при наличии различных потенциалов у ядра и интерфейса портов ввода-вывода. В этой статье описаны некоторые общие требования к правильной последовательности включения источников питания для цифровых сигнальных процессоров (DSP), и рограммиpуемых логических интегральных схем (FPGA), специализированных интегральных микросхем (ASIC) и микропроцессоров, рассмотрен ряд практических решений с использованием специальных устройств контроля питания — секвенсеров. В схемах секвенсеров используются преимущества дополнительных выводов сброса (reset), установления выхода (power good), разрешения (enable) и плавного запуска (soft-start) имеющихся у различных устройств контроля питания, начиная от регуляторов с низким падением на проходном элементе (LDO) и заканчивая специализированными встраиваемыми модулями питания.
I. ВВЕДЕНИЕ
Высокопроизводительные устройства обработки сигналов, такие как FPGA, ASIC, PLD и DSP, зачастую требуют нескольких источников питания, раздельных для ядра и портов ввода-вывода. Порядок, в котором данные источники питания должны включаться и выключаться, исключительно важен для долговременной бесперебойной работы устройства. В данной статье обосновывается необходимость корректной последовательности включения источников питания и даются практические рекомендации по реализации такой последовательности.
II. ДЛЯ ЧЕГО НУЖНА ОПРЕДЕЛЕННАЯ ПОСЛЕДОВАТЕЛЬНОСТЬ ВКЛЮЧЕНИЯ ИСТОЧНИКОВ ПИТАНИЯ?
Системы, разработанные без учета корректной последовательности включения источников питания, подвержены потенциальным рискам, включая снижение надежности и повышенную вероятность выхода из строя. Снижение надежности происходит за счет того, что устройствам с несколькими питающими напряжениями приходится в течение продолжительного времени работать в технически недопустимых условиях. Одной из таких опасных ситуаций является пропадание одного из питающих напряжений на длительное время. При этом могут выйти из строя цепи защиты от статического напряжения (ESD) и другие внутренние элементы схемы, связывающие узлы, запитываемые разными источниками питания. Период времени, в течение которого устройство может работать в таких условиях до выхода из строя, может быть достаточно большим и измеряться месяцами, однако, любое подобное воздействие негативно влияет на срок службы устройства. Конечно, несколько некорректных включений и выключений навряд ли приведут к выходу устройства из строя, но часто включаемые устройства имеют большую вероятность аварии именно по этой причине.
Еще один аспект неверной последовательности включения источников питания может привести к немедленному выходу устройства из строя. Речь идет о значительном превышении допустимого тока через выводы либо превышении допустимой разницы потенциалов, что приводит к повреждению внутренних элементов схемы, аналогичному описанным выше. Разница заключается лишь в различном воздействии данных факторов на устройство.
А. Тиристорный эффект
Ввиду того, что подавляющее большинство устройств с несколькими источниками питающего напряжения выполнены по КМОП-технологии, в них происходят повреждения, носящие название тиристорного защелкивания. Такой эффект может возникать при воздействии на включенное устройство напряжений или токов недопустимых величин. Внешнее проявление тиристорного эффекта выражается в значительном повышении потребляемого устройством тока, при этом устройство может временно потерять работоспособность либо вовсе выйти из строя.
На рис. 1 изображена внутренняя структура КМОП — инвертера и образуемые в ней паразитные биполярные транзисторы. Сток N-канально-го МОП-транзистора служит эмиттером, N-область образует коллектор, а Р-подложка служит базой паразитного биполярного N-P-N транзистора. Аналогично, сток Р-канально-го МОП-транзистора работает как эмиттер, N-область образует базу, а подложка служит коллектором паразитного биполярного P-N-P транзистора. Эти два паразитных транзистора формируют PNPN структуру, известную как тиристор (SCR). В нормальном состоянии PN-переходы паразитных транзисторов являются обратносмещенными. Тем не менее, при определенных условиях, возникающих при переходных электрических процессах, PN-переход паразитного тиристора может оказаться прямое мещенным, что приводит к открытию тиристора и возможному повреждению устройства. К такому эффекту могут привести различные процессы, включающие превышение напряжением на выводах питающих напряжений, токовые перегрузки в подложке или N-области, а также токи смещения в подложке или N области, возникающие при быстрых переходных процессах во внутренних структурах.
На рис. 2 приведена типовая структура устройства с несколькими питающими напряжениями, такого, как, например, программируемая ло-гическ а я микросхема (Р L D ), подключенного к внешнему драйверу. Для иллюстрации проблем, возникающих при последовательном подключении источников питания, рассмотрим систему, состоящую из трех источников питания: V ядра, V вв и Vвнеш с уровнями в 5 В; 3,3 В и 3,3 В соответственно. Рассмотрим следующий сценарий: источник Vвв включен, Vядра выключен, выход драйвера не инициализирован. Таким образом, выход драйвера находится в неизвестном состоянии, Q1 может быть прямосмещенным и проводить ток через защитный диод. Величина тока зависит от импеданса Ql, D1 и отключенного источника питания. Тиристорный эффект может возникнуть, если во время протекания тока через защитный диод будет подано питание ядра. К каким последствиям этот эффект приведет — немедленному выходу из строя, снижению долговременной надежности либо вообще не нанесет вреда — зависит исключительно от корректной разработки устройства. Другими словами, устройству не будет причинен вред только в том случае, если величина протекающего тока значительно ниже опасного для кремния уровня.
Вероятность возникновения тиристорного эффекта возрастает в том случае, когда различные периферийные устройства, такие, как, например, преобразователи данных и микросхемы памяти, запитан-ные от различных источников, объединяются своими выводами на портах ввода-вывода устройства с несколькими питающими напряжениями. На рис. 2 показан пример ситуации, когда внешний драйвер, подключенный к порту ввода-вывода, имеет цепь «подпитки» через паразитный антипараллельный диод транзистора Q3, когда напряжение Увнеш меньше, чем Увв.
Такая ситуация может с легкостью быть исправлена присоединением VBвнеш и Vвв к одному источнику питания. Другая, опасная в плане возникновения тиристорного эффекта, ситуация может возникнуть в том случае, когда возникают броски напряжения Vвв или Vядра, когда Vвнеш подключено и ток от внешнего драйвера течет через вход.
Тенденции в современной полупроводниковой промышленности включают в себя постоянное повышение быстродействия, добавление дополнительных функций, снижение энергопотребления и размеров устройств одновременно с уменьшением времени разработки. Для достижения этих целей разработчики микросхем стараются «уплотнять» структуру кристаллов, используя для этого более «тонкие» технологические нормы и повышая концентрацию компонентов на единицу площади. К сожалению, при этом увеличивается омическое сопротивление и коэффициент усиления по току («бета») паразитных PNP и NPN транзисторов, что, в свою очередь, повышает вероятность возникновения тиристорного эффекта. С целью борьбы с данным эффектом используются специальные защитные цепи и «охранные кольца». Защитные цепи используются на входах и выходах для безопасного отвода токов, а охранные кольца позволяют снизить сопротивление. К сожалению, необходимость применения таких мер является обратной стороной уменьшения размера и цены устройств.
Такие параметры, как напряжение питания ядра, восприимчивость к тиристорному защелкиванию и последовательность подачи питающих напряжений, зачастую определяются уже только после выпуска и тестирования пилотной партии кристаллов. С учетом требований минимальной стоимости и времени выхода новой продукции на рынок, если в процессе тестирования выявлены лишь некоторые особенности (такие, например, как предпочтительный порядок подачи питающих напряжений), эти особенности документируются, а изделие передается в серийный выпуск.
В. Конфликт шин на системном уровне
Правильная последовательность подачи питающих напряжений зачастую позволяет избежать состояния, называемого конфликтом шин на системном уровне, в котором двунаправленные порты ввода-вывода цифрового сигнального процессора и внешних периферийных устройств конфликтуют друг с другом. Так как логика управления шиной находится в той же части кристалла ЦСП, что и ядро, подача питания на порты ввода-вывода прежде, чем на ядро может привести к тому, что и выводы ЦСП и выводы внешнего устройства будут одновременно сконфигурированы как выходы. Если данные на шине с разных сторон не идентичны, это приведет к конфликту выходных драйверов устройств, как показано на рис. 3.
По одному из изображенных путей (в зависимости от установившихся данных на шинах) потечет ток в том случае, когда данные с двух сторон различны. Этот ток может быть столь значительным, что приведет к повреждению двунаправленных выходных портов. Для избегания такой ситуации следует выполнять рекомендации по запитке ядра процессора одновременно (либо раньше) с портами ввода-вывода, что позволит предотвратить неопределенное состояние сигналов на шине.
III. СХЕМЫ ПОДАЧИ ПИТАНИЯ
Существует три основных типа схем подачи и снятия питания в системах с несколькими источниками: последовательная, зависимая и одновременная [5]. Выбор подходящей схемы зависит от требований к устройству. В документации производителей, как правило, отсутствуют четкие указания по применению той или иной схемы подачи питающих напряжений, вместо этого указываются предельно допустимые амплитудные и временные параметры напряжений на выводах питания. Следует учитывать, что некоторые устройства выходят из строя даже при очень непродолжительном превышении максимально допустимых параметров. Использование таблиц и графиков максимально допустимых параметров зачастую позволяет выбрать оптимальную методику подачи питающих напряжений, удовлетворяющую приведенным требованиям.
А. Последовательная схема
Последовательная схема включения работает следующим образом. После включения одного из источников питания, нарастания его выходного напряжения до стабилизированного значения и выдержки определенной паузы включается второй источник. Этот метод позволяет инициализировать определенные части схемы с целью придания им фиксированного состояния перед активизацией следующего питающего напряжения. Примером может служить подача питания ядра перед запиткой портов ввода-вывода, как изображено на рис. 4а.
Ниже приведена выдержка из спецификации на микросхему с рекомендациями, определяющими выбор последовательной схемы включения:
«Системные особенности, такие, как конфликт шин, могут потребовать применения специальных схем подачи питающего напряжения. В таком случае, питание ядра должно быть подано одновременно или раньше питания буферов ввода-вывода, а снято после обесточивания портов ввода-вывода.»
Другим возможным вариантом последовательной схемы является подача питания на порты ввода-вывода прежде, чем на ядро, которое затаптывается только после достижения питающим напряжением портов уровня стабилизации, как изображено на Рис. 4б. В конкретном примере, должен применяться именно такой метод с целью выполнения рекомендаций производителя по подаче питающих напряжений с учетом того, что задержка подачи питания ядра не должна превышать 100 мс. Как будет показано далее, стандартная аппаратная реализация такого метода заключается в использовании встроенного в Стабилизатор монитора питания с подключением его вывода установления выхода power good (PG) ко входу разрешения enable (EN) второго источника питания.
В. Зависимая схема
Особенность зависимой схемы заключается в том, что оба источника включаются одновременно и скорость нарастания их выходного напряжения одинакова вплоть до достижения уровня стабилизации. На рис. 5а изображена работа зависимой схемы подачи питающих напряжений. Как видно из рисунка, напряжение питания портов ввода-выво-да и напряжение питания ядра достигают уровня стабилизации приблизительно одновременно. Во время нарастания напряжения после включения пропорция между двумя источниками сохраняется. Проще говоря, питающее напряжение ядра всегда составляет определенный процент от питающего напряжения портов. В другом варианте зависимой схемы, представлен¬ном на рис. 56, напряжение питания ядра нарастает и спадает несколько быстрее, чем напряжение питания портов ввода-вывода. В таком случае, для предотвращения конфликта на шине ядро запитывается несколько раньше, чем порты, при этом гарантируется корректная инициализация последних.
С. Одновременная схема
Одновременная схема подачи питающих напряжений аналогична зависимой схеме в том плане, что нарастание обоих напряжений происходит одновременно. Отличие заключается в том, что задачей одновременной схемы является снижение разности между двумя питающими напряжениями во время нарастания и спада, как показано на рис. 6, до тех пор, пока напряжение питания ядра не достигнет уровня стабилизации. Этот метод обычно используется в тех случаях, когда существуют цепи утечек между шинами питания либо когда неопределенность внутренней логики приводит к значительному повышению пусковых токов. В документе [9] рекомендуется применять одновременную схему для снижения пусковых токов.
Ниже мы рассмотрим несколько примеров реализации секвенсеров с использованием различной элементной базы:
• Регуляторов с низким падением на проходном элементе (LDO)
• Контроллеров «горячего» включения (Hot-swap)
• Контроллеров импульсных блоков питания (с вне¬шним МОП-ключом)
• Импульсных преобразователей (с встроенным МОП- ключом)
• Готовых встраиваемых модулей питания
IV. РЕАЛИЗАЦИЯ СЕКВЕНСЕРОВ ПИТАНИЯ НА БАЗЕ РЕГУЛЯТОРОВ С НИЗКИМ ПАДЕНИЕМ НА ПРОХОДНОМ ЭЛЕМЕНТЕ (LDO)
А. Диоды
Диоды имеют широкое использование в цепях секвенсеров питания. Несмотря на то, что только с их помощью невозможно реализовать ни последовательную, ни зависимую, ни одновременную схему включения в чистом виде, диоды помогают соблюдать требуемые соотношения между питающими напряжениями. На рис. 7 показан пример использования диода Шоттки для ограничения разницы между напряжениями питания ядра и портов ввода-вывода. Такое решение позволяет уменьшить потенциальное негативное воздействие на устройство «привязкой» уровня питания портов ввода-вывода и уменьшением задержки между нарастанием питающего напряжения на разных шинах.
На рис. 8 показана схема, представляющая собой комбинацию из нескольких диодов и позволяющая реализовать следующие требования к питанию микроконтроллеров:
• VIN никогда не должно превышать VDDH на более, чем 2, 5 В, в том числе во вре¬мя сброса по включению питания
• VDDH никогда не долж¬но превышать VDD/VCCSYN на более, чем 1,6 В, в том числе во время сброса по включению питания.
• VDD/VCCSYN никогда не должно превышать VDDH на более, чем 0,4 В, в том числе во время сброса по включению питания.
Примечание: Микросхема содержит встроенные встречно включенные диоды между выводами VDDH и VDD, для защиты от электростатики (ESD). Если одно из питаний (VDD или VDDH) подано, а второе отсутствует, то отсутствующее питание будет подано через встроенный диод. Проблемы могут возникнуть в том случае, если одно из питаний подано (VDD или VDDH), а вывод второго питания замкнут на «землю» (GND). В этом случае существует опасность выхода из строя внутренних защитных диодов.
Для получения реальных последовательных, одновременных и зависимых схем секвенсеров следует использовать активные компоненты, такие схемы мы рассмотрим ниже.
В-Управление входом разрешения (Enable) регуляторов с низким падением на проходном элементе (LDO) при помощи супервизоров (SVS)
Реализация последовательной схемы:
На рис. 9 показан пример использования супервизора (SVS) для реализации последовательной схемы секвенсирования. Нагрузкой источника питания служит программируемая логическая интегральная схема (FPGA), для которой, требуется последовательная схема включения источников питания. В показанном решении используется 5-вольтовая шина питания. В первую очередь запитывается ядро, а после достижения питающим напряжением требуемого значения разрешается включение питания портов ввода-вывода. Преимущества линейного Стабилизатора по сравнению с импульсным, как правило, заключаются в пониженном уровне пульсаций на выходе, снижении места, занимаемого на плате и более низкой цене. Основной недостаток — более низкий КПД и, за счет этого, более высокая рассеиваемая мощность.
В этом схемотехническом решении использованы две микросхемы регуляторов с низким падением на проходном элементе (LDO), IC1 для питания ядра и IC2 для питания портов ввода-вывода совместно с супервизором IC3. Сдвоенный супервизор с порогом 2,941 В (типовое значение) контролирует входное питание. Как только напряжение на входе превысит пороговое значение 2,941 В, выход сброса супервизора перейдет из состояния логического нуля в высокоимпедансное состояние после задержки в 130 мс, включая при этом выход микросхемы LDO IC1. После этого напряжение ядра на выходе LDO IC1 начинает расти вплоть до значения в 1,8 В. Для защиты входного напряжения от просадки под воздействием высоких пусковых токов FPGA и тока заряда конденсаторов в схему включен ограничитель тока. В противном случае возможна ситуация, когда входное напряжение упадет ниже пороговой величины в процессе включения. Цепь ограничения тока, включающая в себя Q1, С4, R2, R6 и С5, обеспечивает плавный заряд и включение нагрузки.
Напряжение питания ядра контролируется Компаратором, встроенным в супервизор IC3. Резистивный делитель R3/R4 устанавливает напряжение срабатывания на необходимом в конкретном случае уровне, в данном случае порог устанавливается на уровне 1,7 В. По достижении напряжением ядра порога, IC3 разрешает выход микросхемы LDO IC2, питающей порты ввода-вывода системы, при этом напряжение питания портов нарастает до значения 3,3 В.
Формы нарастания и спада выходных сигналов для этой схемы приведены на рис. 10.
Реализация одновременной схемы:
В некоторых случаях требуется определенная скорость нарастания питающего напряжения, либо ограничение пускового тока. В таких случаях можно использовать схему на рис. 11.
Система контроля включения-выключения использует цепь R3 — С2 для формирования требуемой формы нарастания и спада напряжения. Этой цепью задается скорость изменения напряжения на выходе LDO во время включения и выключения. Операционный усилитель сравнивает выходное напряжение, поступающее на его неинвертирующий вход с опорным напряжением, поступающим на инвертирующий вход. При этом он подстраивает выходное напряжение таким образом, что его скорость нарастания определяется RC цепью. Когда на входе разрешения ENABLE низкий уровень, транзистор Q1 закрыт и конденсатор С2 заряжается через резистор R3 до уровня входного напряжения. После того, как выходное напряжение VOUT достигает значения 2,5 В, устанавливаемого делителем R1/ R2, напряжение на инвертирующем входе операционного усилителя продолжает расти, что приводит к снижению напряжения на выходе ОУ. Диод D1 при этом переходит в обрат-носмещенное состояние, а цепь контроля нарастания и спада напряжения далее не участвует в обратной связи стабилизатора. R4 и С1 обеспечивают плавное нарастание напряжения при включении.
Выходное напряжение для данного примера вычисляется следующим образом:
где VREF = 1,224 В для указанного на схеме типа LDO
На рис. 12 показана реализация одновременной схемы, осуществляющей формирование требуемой формы нарастания и спада напряжения и использующей IC2 в качестве следящего стабилизатора LDO.
Система формирования требуемой формы нарастания и спада напряжения аналогична описанной в предыдущем примере. Отличие заключается в том, что напряжение питания ядра в данном случае управляет напряжением питания портов ввода-вывода. Кроме этого, напряжение питания портов не должно отличаться более, чем на 600 мВ от напряжения питания ядра во время включения и выключения, в противном случае возможно повреждение кристалла из-за открытия диода подложки.
Во время включения и выключения микросхема IC4 осуществляет слежение, обеспечивая разность между напряжениями питания ядра и портов ввода-вывода на уровне, существенно меньшем допустимых 600 мВ. Диод Шоттки D3 является дополнительной степенью защиты.
Во время включения напряжение на выходе микросхемы IC1 нарастает в соответствии с формой сигнала на инвертирующем входе О У IC3. Операционный усилитель IC4 обеспечивает формирование сигналов нарастания и спада, получая информацию с цепи питания 2,5 В портов ввода-вывода. Во время включения напряжение питания портов медленно нарастает, и это напряжение поступает на инвертирующий вход микросхемы IC4. Неинвертирующий вход контролирует напряжение питания ядра, которое поступает с выхода линейного стабилизатора IC2. После того, как напряжение питания ядра достигает значения 1,5 В, устанавливаемого делителем R5/R6, напряжение на инвертирующем входе операционного усилителя IC4 продолжает расти, что приводит к снижению напряжения на выходе ОУ. Диод D2 при этом переходит в обратносмещен-ное состояние, а цепь контроля нарастания и спада напряжения далее не участвует в обратной связи стабилизатора. На рис. 13 показаны формы нарастания и спада выходных сигналов для этой схемы.
С. Использование регуляторов с низким падением на проходном элементе (LDO) и ключей управления питанием
Реализация последовательной схемы:
В некоторых случаях разработчику требуется обеспечить подачу напряжения питания ядра до того, как подано питание портов ввода-вывода, даже если напряжение источника питания уже достигло уровня, требуемого для портов ввода-вывода. Для того, чтобы обеспечить отключение источника питания портов ввода-вывода до тех пор, пока не стабилизируется напряжение питания ядра, удобно использовать «верхние» ключи управления питанием. На рис. 14 показана реализация последовательной схемы с использованием микросхемы TPS2150, содержащей «верхний» ключ питания и LDO-регулятор. TPS2150 использует выход установления питания «power good» стабилизатора LDO для управления ключом питания. Результирующие осциллограммы при включении изображены на рис. 15а. Также в схеме имеется ключ на «землю» на МОП-транзисторе для разряда выходных емкостей при принудительном отключении устройства (рис. 156).
На рис. 16 показана альтернативная конфигурация, в которой питание портов ввода-вывода при включении подается прежде питания ядра. Соответствующие осциллограммы приведены на рис. 17
D. Контроллеры «горячего» подключения (Hot-Swap)
Реализация одновременной схемы:
Другим способом подачи и снятия питания с сохранением минимальной разности между шинами питания является использование полевых МОП-транзисторов(MOSFET) между шинами питания и нагрузкой. На рис. 18 показана упрощенная схема с использованием двух MOSFET и контроллера «горячего» подключения TPS2331, реализующая одновременное включение. Так как затворы обоих транзисторов управляются одним и тем же драйвером, нарастание питания на шинах происходит почти одновременно (рис. 19а). Контроллер TPS233I имеет также встроенный ключ на «землю» для разряда выходных конденсаторов при выключении, см. рис. 196. Диод Шот-тки шунтирует шину питании ядра при выключении.
Тиристорный эффект в микросхемах что это
Описаны принцип действия, структура и схема включения микросхемы защиты от тиристорного эффекта, предназначенной для аппаратуры космического назначения.
При создании оборудования космического назначения остро стоит вопрос снижения рисков отказа аппаратуры из-за воздействия внешних космических факторов. Высокая стоимость устройств предъявляет особые требования к их надежности. На первый план вышла задача по увеличению сроков эксплуатации космических аппаратов с нынешних 3–5 до 10–12 лет при размещении радиоэлектронной аппаратуры не в гермоконтейнере, а на открытой платформе [1]. В условиях радиационного облучения наиболее опасное воздействие на микросхемы оказывает эффект тиристорной защелки, который обусловлен возникновением паразитных биполярных транзисторов на основе КМОП-структур, образующих паразитный тиристор. Определенные внешние факторы, в частности воздействие тяжелых заряженных частиц, могут приводить к отпиранию и фиксации этого тиристора в открытом состоянии, что вызывает быстрое нарастание тока потребления с последующим тепловым разрушением микросхемы [2–4].
На основе унифицированной библиотеки ячеек базовых кристаллов серий 5521 и 5529 в НПК «Технологический центр» разработана микросхема защиты от возникновения тиристорного эффекта в КМОП-структурах. Микросхема выполнена в двух модификациях: 1469ТК025, изготовленная по КМОП-технологии «кремний на изоляторе» с топологическими нормами 0,25 мкм, и 1469ТК035, изготовленная по радиационно-стойкой КМОП-технологии объемного кремния с топологическими нормами 0,18 мкм. Ток потребления составляет не более 1 мА при напряжении питания 3,3 В ± 10%. Каждая микросхема содержит внутренний силовой ключ с максимальным рабочим током до 500 мА для 1469ТК025 и 1 000 мА для 1469ТК035. Температурный диапазон работы: от –60 до + 85 °C. Обе микросхемы разрешены для применения в аппаратуре специального назначения [5, 6].
Принцип действия основан на контроле тока потребления защищаемых элементов. Микросхема в автоматическом режиме отслеживает превышение заданного порога напряжения на внешнем резистивном шунте, встроенном в цепь питания защищаемых микросхем. При превышении током потребления порога срабатывания включается режим ограничения тока в нагрузку. Если произошло уменьшение тока нагрузки и восстановление штатного режима, то ограничение снимается и восстанавливается питание защищаемых элементов. В противном случае микросхема полностью отключает питание защищаемых микросхем и через заданный интервал времени снова восстанавливает его.
Дополнительно в микросхеме реализован блок сторожевого таймера, который предотвращает зависание системы. При разрешенной работе сторожевого таймера микросхема отслеживает наличие импульсов на его входе. В случае отсутствия импульсов в течение заданного времени микросхема выключает питание защищаемых микросхем. Временные параметры работы сторожевого таймера задаются внешними элементами.
Для индикации срабатывания защиты от тиристорного защелкивания и перехода сторожевого таймера в режим ожидания предусмотрены дополнительные выводы. Установка задержек срабатывания защиты по току и сторожевого таймера осуществляется путем выбора значений емкостей внешних конденсаторов, которые определяют частоту соответствующих генераторов, реализованных в микросхеме.
Рекомендуемая схема включения микросхемы представлена на рис.1, где: Rизм – низкоомный резистор, предназначенный для отслеживания уровня потребляемого нагрузкой тока; Rн, Cн – эквивалентная нагрузка; C1 – керамический или полярный электролитический конденсатор, заряд которого обеспечивает нормальное функционирование микросхемы во время нарушения работы основного источника питания VDD; С2 – керамический конденсатор, емкость которого определяет частоту тактового генератора, синхронизирующего работу схемы управления защитой от тиристорного защелкивания; C3 – керамический конденсатор, емкость которого определяет частоту тактового генератора сторожевого таймера; C4 – конденсатор емкостью 2 нФ, предназначенный для подавления высокочастотных помех на затворе внутреннего силового ключа.
Ток срабатывания защиты IСРАБ определяется номиналом внешнего токосъемного резистора RИЗМ и рассчитывается по формуле:
form01.ai.
Предусмотрена возможность внешнего управления микросхемой с помощью выводов PWoff, Control и WD_En.
Микросхема имеет два информационных выхода, позволяющих внешним системам управления фиксировать наличие события срабатывания защиты от тиристорного защелкивания (выход Compare) и окончание времени ожидания сторожевого таймера (выход WD_St).
Функциональная блок-схема микросхемы приведена на рис.2. В состав микросхемы входят следующие основные узлы: COMP1 – компаратор питания, отслеживающий превышение напряжения на выводе Vdd_C относительно напряжения на выводе Vdd; ТН2 – супервизор питания на выводе Vdd; ТН1 – супервизор питания на шине Vdd_C; COMP2 – компаратор; OU1 – усилитель; G1 – генератор тактовой частоты схемы управления, частота которого задается встроенным в микросхему резистором и внешним конденсатором, подключаемым к выводу Cap_LP; G2 – генератор тактовой частоты схемы сторожевого таймера, частота которого задается встроенным в микросхему резистором и внешним конденсатором, подключаемым к выводу Cap_WD; CO – цифровая часть микросхемы.
Порог срабатывания, отпускания и режим ограничения по току схемы защиты можно проверить при остановленных генераторах G1 и G2 путем замыкания выводов Cap_LP и Cap_WD на «Общий 0 В». Работу компаратора COMP2 при этом можно наблюдать на выводе Compare, а работу усилителя OU1 – на выводе Gate. Временные диаграммы функционирования компаратора COMP2 и дифференциального усилителя OU1 при имитации тиристорного эффекта и при остановленных генераторах G1 и G2 показаны на рис.3. При работающих генераторах диаграмма будет отличаться от изображенной на рисунке. Имитация тиристорного эффекта для наглядности представлена в виде медленно изменяющегося сопротивления нагрузки.
Пороговое значение тока нагрузки, при котором срабатывает защита от тиристорного эффекта, задается сопротивлением шунта в цепи питания, включенного между входами Vdd и Sense-. При превышении порогового значения компаратор COMP2 выдает на вход схемы управления защитой по току сигнал к началу ограничения тока нагрузки, а на выводе Compare появляется низкий логический уровень. Вывод Compare можно использовать для проверки правильности выбора порога срабатывания по току.
Порог начала ограничения тока нагрузки несколько выше порога компаратора COMP2, поэтому рост уровня сигнала на выходе Gate начинается после появления активного низкого логического уровня на выводе Compare. Если длительность сигнала Compare не превышает время tprot (на рис.3 t1 < tprot), то при снижении тока до порога отпускания сигналы Compare и Gate возвращаются в исходное состояние, и питание микросхемы восстанавливается.
На рис.4 показан пример полной временной диаграммы работы микросхемы при защите от тиристорного защелкивания. Если длительность сигнала COMP2(Q) от компаратора COMP2 превышает время tprot, (на рис.4 t2 > tprot), то схема управления защитой по току выдает на дифференциальный усилитель OU1 сигнал блокировки, который переводит вывод Gate в высокий логический уровень, то есть вместо ограничения тока нагрузки происходит полное отключение питания нагрузки. Сигнал на выводе Compare при этом остается в состоянии низкого логического уровня до тех пор, пока не поступят внешние сигналы Control, PWoff или не произойдет восстановление питания. Через время, равное tprot (на рис.4 t3 = tprot), схема управления устанавливает низкий логический уровень на внешнем выводе Alarm. Использование вывода Alarm для включения дополнительного уровня защиты будет рассмотрено ниже.
По истечении времени trec (на рис.4 t4 = 32 tprot = trec) с момента отключения питания нагрузки схема управления восстанавливает высокий логический уровень сигнала Alarm и низкий уровень Gate, и дифференциальный усилитель переходит в нормальный режим работы с возможностью ограничения тока нагрузки. Полное восстановление нормального питания нагрузки произойдет при условии спада тока нагрузки ниже порогового уровня (на рис.4 в течение времени t5). На этом цикл защиты от тиристорного защелкивания заканчивается.
При включении питания нагрузки из-за зарядки конденсаторов фильтра питания возможен бросок тока потребления, превышающий порог срабатывания схемы защиты от тиристорного эффекта. Чтобы избежать ошибочного отключения питания, следует выбирать tprot большим, чем длительность пика тока потребления (на рис.4 t5 < tprot).
На рис.5 показан пример временной диаграммы работы сторожевого таймера микросхемы.
При низком логическом уровне на внешнем входе WD_En разрешается работа сторожевого таймера. Блокировка сторожевого таймера осуществляется высоким логическим уровнем WD_En или срабатыванием защиты от тиристорного защелкивания. Если период сигнала WDI не превышает twdt, происходит сброс внутреннего счетчика сторожевого таймера и питание от нагрузки не отключается (на рис.5 t6 < twdt). Если за время twdt период сигнала WDI не завершается, то сторожевой таймер срабатывает и выполняет цикл отключения нагрузки (на рис.5 t7 = twdt). Минимальная длительность высокого или низкого уровня сигнала на входе WDI должна быть не менее одного периода заданной частоты генератора сторожевого таймера.
При срабатывании сторожевого таймера устанавливается низкий уровень сигнала WD_St. Высокий уровень на выходе WD_St может быть восстановлен подачей высокого логического уровня на вход Control, или на вход PWoff, или сбросом по питанию. По истечении времени twdt с момента срабатывания сторожевого таймера формируется низкий логический уровень на выводе Alarm (на рис.5 t8 = twdt). Длительность отключения питания нагрузки с момента срабатывания сторожевого таймера равна 2twdt (на рис.5 t9 = 2twdt). После этого сигнал Alarm возвращается в состояние высокого логического уровня, питание нагрузки восстанавливается, и дополнительная защита отключается.
При включении нагрузки после цикла срабатывания сторожевого таймера из-за зарядки конденсаторов фильтра питания возможен бросок тока потребления, превышающий порог срабатывания защиты. Чтобы этот процесс не вызвал ложного срабатывания защиты от тиристорного защелкивания, tprot должно превышать длительность пика тока потребления (на рис.5 t5 < tprot). Если на вход WDI по-прежнему не поступает периодический сигнал сброса, то цикл отключения по срабатыванию сторожевого таймера повторится через twdt (на рис.5 t10 = twdt). Появление низкого уровня на внешнем входе WD_En приводит к сбросу и выключению сторожевого таймера (то есть производит немедленное восстановление питания нагрузки), но не влияет на сигнал WD_St, высокий уровень которого может быть восстановлен подачей высокого логического уровня на вход Control, или на вход PWoff, или сбросом по питанию.
Высокий уровень на входе PWoff позволяет отключить питание нагрузки в любой момент и на произвольное время, возвращает в исходное состояние все узлы микросхемы и устанавливает все выводы в третье логическое состояние «отключено». Высокий уровень вывода Gate приводит к отключению питания нагрузки. Нормальное функционирование восстанавливается только по низкому уровню на входе PWoff. Следует обратить внимание на необходимость подключения выводов Control, WD_En и WDI к конкретному логическому уровню, так как при активном высоком уровне сигнала PWoff происходит отключение дотяжек этих входов к земле, способное вызвать повышение потребляемого микросхемой тока.
При срабатывании схемы защиты возможно сохранение остаточного питающего напряжения на нагрузке, что может привести к сбоям защищаемых микросхем после восстановления питания. В момент срабатывания дополнительного уровня защиты вывод Alarm отпирает внутренний ключ на основе n-канального МОП-транзистора и обеспечивает полную разрядку цепи питания защищаемых микросхем.
Для индикации состояния микросхемы используются два выхода: Compare и WD_St. Они позволяют определить, имел ли место факт срабатывания защиты по току или по истечении времени ожидания сторожевого таймера. Восстановить первоначальное состояние этих сигналов можно только с помощью входа Control. Для возвращения сигналов Compare и WD_St в исходное состояние необходимо подать на вход Control управляющий сигнал высокого уровня длительностью не менее tprot. Сигналы сброса длительностью менее tprot игнорируются.
Поскольку существует вероятность кратковременного нарушения питания под воздействием радиационных факторов, предусмотрена возможность резервного питания микросхемы от дополнительного внешнего конденсатора, подключаемого к выводу Vdd_C. Основной источник питания подсоединяется к выводу Vdd. При нормальном функционировании основного источника питания потребляемый ток протекает между выводами Vdd_C и Vdd через внутренние ключи, реализованные на p-канальных МОП-транзисторах. Управление этими ключами осуществляется компаратором COMP1. В случае сбоя основного источника питания происходит снижение напряжения на выводе Vdd, и компаратор COMP1 размыкает ключи. Питание микросхемы в таком случае будет некоторое время поддерживаться за счет внешнего конденсатора С1. Выбор номинала этого конденсатора позволяет задать время автономного функционирования микросхемы. Примеры осциллограмм напряжений на выводах Vdd и Vdd_C при нарушении и аварии питания микросхемы приведены на рис.6 и 7.
Из этих рисунков видно, что активизация супервизора питания ТН1 произошла через 180 мс после отключения напряжения питания на выводе Vdd.
При отключенной функции сторожевого таймера выводы WDI, Cap_WD и WD_St можно не подключать. Микросхема имеет два информационных выхода типа «открытый сток», позволяющих внешним системам управления определять факты срабатывания защиты от тиристорного защелкивания и завершения времени ожидания сторожевого таймера.
Микросхема выполняет свои функции и сохраняет значения параметров во время и после воздействия специальных факторов со значениями характеристик, приведенных в таблице в соответствии с ГОСТ РВ 20.39.414.2-98.
Для проверки микросхем после изготовления в НПК «Технологический центр» создан контрольно-измерительный стенд, который позволяет проводить прецизионные автоматизированные аналоговые и цифровые измерения элементов как на пластинах, так и после корпусирования.
Таким образом, для повышения стойкости электронной компонентной базы, работающей в условиях воздействия внешних космических факторов, предложены специализированные микросхемы 1469ТК025 и 1469ТК035 с функцией защиты от тиристорного эффекта. Микросхемы успешно прошли испытания и выпускаются с категорией качества ВП. Оба варианта микросхем выполнены в малогабаритном корпусе МК 5123.28-1.01.
Статья подготовлена при финансовой поддержке Минобрнауки России. Уникальный идентификатор ПНИ RFMEFI57814X0061.
ЛИТЕРАТУРА
Чумаков А.И., Васильев А.Л., Козлов А.А., Кольцов Д.О., Криницкий А.В., Печенкин А.А., Тарараксин А.С., Яненко А.В. Прогнозирование локальных радиационных эффектов в ИС при воздействии факторов космического пространства // Микроэлектроника. 2010. Т. 39. № 2. С. 85–90.
Чумаков А.И. Действие космической радиации на ИС // Радио и связь. 2004. 320 с.
Holmes-Siedle A., Adams L. Handbook of Radiation Effects // Oxford university press. 1993. 479 p.
Messenger G.C., Ash M.S. Single Event Phenomena. – N.Y., Chapman&Hall. 1997. 368 p.
Коняхин В.В., Денисов А.Н., Федоров Р.А., Вильсон А.Л., Бражников С.С., Коновалов В.С., Малашевич Н.И., Росляков А.С. Микросхемы для аппаратуры космического назначения : Практическое пособие / Под общ. ред. Саурова А.Н. – М.: ТЕХНОСФЕРА, 2016. 388 с.
Гаврилов С.В., Денисов А.Н., Коняхин В.В., Малашевич Н.И., Фёдоров Р.А. Семейство серии базовых матричных кристаллов // Известия ВУЗов. Электроника. 2015. № 5 (101). С. 497–504.
1.4. Тиристорный эффект в комплементарных моп — схемах
Для того, чтобы сформировать в структуре микросхемы МОП — транзистора с каналами n— и p— типа, необходимо создать еще и изолированный «карман» с проводимостью противоположной проводимости подложки. На рис.1.6 показано сечение КМОП — структуры, сформированной в P — подложке. Получившаяся четырехслойная структура содержит три последовательно включенных p–n — перехода. Кроме МОП — транзисторов в ней присутствуют два паразитных биполярных транзистора n–p–n— и p–n–p— типов. Совмещенные коллекторные и базовые области биполярных транзисторов образуют тиристор.
Рис. 1.6. Сечение КМОП — структуры
Чтобы в этой структуре был возможен эффект «защелки», необходимо, чтобы произведение коэффициентов усиления по току двух биполярных транзисторов было больше единицы:
Это условие почти всегда выполняется.
Борьба с тиристорным эффектом ведется путем шунтирования эмиттерных переходов, т. е. истоковых областей МОП — транзисторов. В структуре рис. 1.6 подложка соединена с общей шиной, а «карман» n— типа – с шиной питания. При работе схемы из стоковых областей МОП — транзисторов в подложку и «карман» инжектируются емкостные и гальванические токи. Если сопротивление подложки или «кармана» велико, то эти токи смещают p–n — переход истока (эмиттер) в прямом направлении, возникает инжекция неосновных носителей в «карман» или подложку (базу), и «защелка» срабатывает. «Защелка» действует в схеме как замыкание между шинами питания и заземления. Отказ схемы может быть кратковременным (до выключения питания) или катастрофическим (выгорание контактов). Микросхемы с тиристорным эффектом считаются бракованными. Этот эффект усиливается при повышенной температуре. Поэтому проверку микросхем на наличие «защелки» проводят при максимальной рабочей температуре.
1.5. Ударная ионизация в канале и обусловленный ею ток подложки
Насыщение скорости электронов в канале МОП — транзистора происходит, когда продольная составляющая электрического поля превышает величину 410 4 В/см. Ударная ионизация происходит только в области с насыщенной дрейфовой скоростью носителей. Напряжение на участке канала с насыщенной дрейфовой скоростью равно (Uс – Uc нас), где Uс нас – напряжение, при котором достигается насыщение дрейфовой скорости носителей. В пределах нашей аналитической модели это напряжение соответствует напряжению перехода выходной ВАХ от крутого участка к пологому. Ток неосновных носителей, порожденных ударной ионизацией:
, (1.18)
где Aион – масштабный коэффициент.
Для развития процесса ионизации необходима не только высокая напряженность электрического поля, но и достаточная протяженность участка с высоким полем. Напряжение в области насыщения скорости носителей должно быть не менее 2 В. Интеграл (1.18) аппроксимируется степенной функцией
. (1.19)
Эмпирический коэффициент n меняется от 8 до 9.
Эксперименты показывают, что ток ударной ионизации слабо зависит от параметров транзисторов и определяется только током в канале МОП — транзистора и напряжением на области с насыщенной скоростью носителей.
Ток ионизации достигает 1% от тока стока. Основные носители дают вклад в ток стока, неосновные инжектируются в подложку. Ток подложки зависит от напряжения стока согласно формуле (1.19). Зависимость тока подложки от напряжения на затворе имеет максимум в области малых токов стока (несколько процентов от максимального тока) (рис 1.7). В области малых токов ток ионизации растет вместе с током канала. С увеличением напряжения на затворе уменьшается величина (Uс – Uc нас), а ток ионизации резко уменьшается.
Рис. 1.7. Зависимость тока подложки от напряжения на затворе
С уменьшением размеров МОП — транзистора напряженность поля в стоковой области канала возрастает, а напряжение питания должно снижаться так, чтобы ток ионизации в канале не возрастал.
Физика радиационных эффектов, влияющих на электронику в космосе
Сверху – параметры центрального процессора iPhone5, внизу – марсохода Curiosity. Бортовой компьютер марсохода стоит приблизительно в двести раз дороже нового айфона. Почему так? Центральный процессор космического аппарата должен быть устойчивым к воздействию радиации. На Хабре уже была хорошая обзорная статья о космической электронике, а я постараюсь подробнее рассказать о физических принципах и эффектах, стоящих за сбоями и отказами в космосе.
Рисунок 1. Стоимость одноплатных компьютеров RAD компании BAE Systems измеряется в сотнях тысяч долларов.
Основные источники радиации – Солнце и звезды. Собственное светило снабжает нас протонами и электронами; от остальных звезд летит все подряд, включая, например, ядра тяжелых элементов. Обитателей Земли от радиации защищает магнитное поле, собирающее пролетающие частицы в радиационные пояса земли (также называемые поясами ван Аллена), и атмосфера, задерживающая то, что остаётся. Они же – серьезная проблема для космических аппаратов, так что время, проводимое ими в радиационных поясах, стараются минимизировать.
Рисунок 2. Радиационные пояса Земли.
Что происходит, когда микросхема попадает в космос? Основные эффекты – накопление полной поглощенной дозы (total ionizing dose, TID), эффекты, связанные с воздействием одиночных ионизирующих частиц (Single Event Effects, SEE), и эффекты смещения (displacement damage), когда прилетающие частицы выбивают атомы с их мест в кристаллической решетке.
Полная поглощенная доза излучения обуславливает дрейф некоторых характеристик микросхемы, который способен вызвать отказ, как параметрические, так и функциональные. Наиболее важные механизмы различаются от технологии к технологии; для современных микросхем актуальны радиационно-индуцированные токи утечки, а в старых технологиях важную роль играл сдвиг порогового напряжения транзистора.
Под действием ионизирующего излучения в микросхеме происходит образование электронно-дырочных пар. Эти пары в нормальных условиях достаточно быстро рекомбинируют (то есть оторвавшийся электрон захватывается атомом обратно), однако в электрическом поле дырки и электроны могут разделяться (потому что заряды противоположного знака движутся в поле в разные стороны). Основной изолятор, используемый в кремниевых микросхемах – диоксид кремния (SiO2). Подвижность электронов и дырок в SiO2 различается на несколько порядков, поэтому электроны достаточно быстро выносятся в кремний, а дырки могут накапливаться в оксиде и на границе оксида с кремнием.
Если заряд накопился в подзатворном диэлектрике МОП-транзистора, он будет влиять на его работу как дополнительно приложенное положительное напряжение (или как сдвиг порогового напряжения). В результате n-канальный транзистор будет приоткрываться. В старых технологиях с толстыми подзатворными диэлектриками сдвиг порогового напряжения n-канальных транзисторов мог быть достаточно большим для того, чтобы транзистор полностью переставал закрываться, что естественным образом приводило к потере работоспособности схемы. Впрочем, уменьшение порогового напряжения еще раньше приводило к тому, что общий ток потребления микросхемы превышал допустимый уровень из-за утечек.
В современных технологиях толщина подзатворного диэлектрика составляет единицы нанометров, и в них попросту не может накопиться достаточно дырок для того, чтобы пороговое напряжение транзистора серьезно изменилось. Поэтому главную роль играет накопление заряда в других имеющихся в микросхеме оксидах, а именно в боковой изоляции, разделяющей соседние транзисторы, и на ее границе в подзатворным диэлектриком. На рисунке показано сечение МОП-транзистора вдоль затвора. Светлый слой – кремний, темный – SiO2. Хорошо видно, что боковая изоляция намного толще, чем подзатворный диэлектрик. Разница на картинках (а) и (б) связано с различными методами изготовления изоляции и играет важную роль в радиационной стойкости транзистора.
Рисунок 3. Разрез МОП структур с боковой изоляцией типа LOCOS и STI.
В толстом изолирующем диэлектрике электрическое поле невелико, и разделение электронно-дырочных пар проходит плохо. В подзатворном диэлектрике поле большое, однако сам оксид тонкий. А вот в переходной области все хорошо (то есть все плохо): оксид достаточно толстый, чтобы в нем накапливался заряд, а электрическое поле достаточно большое, чтобы дырки и электроны эффективно разделялись.
Транзистор в микросхеме можно представить как суперпозицию собственно транзистора и двух расположенных с боков паразитных транзисторов, у которых роль подзатворного диэлектрика играет переходный слой между подзатворным диэлектриком основного транзистора и боковой изоляцией. Пороговое напряжение основного транзистора при воздействии дозы излучения меняется мало, а вот порог паразитных структур может уменьшаться до нуля, создавая каналы протекания тока, не управляемые основным затвором. Через эти каналы ток свободно течет из стока в исток – что и называется током утечки.
Утечки, как я говорил выше, приводят к росту тока потребления схемы (что может быть неприемлемо в космическом аппарате, где доступная мощность весьма скромна) и даже к функциональным отказам. Например, распространенная проблема флэш-памяти связана не с запоминающими элементами, а с генератором высокого напряжения, используемым для перезаписи. В этом генераторе есть ключи, которые из-за утечек перестают полностью закрываться, без чего невозможно формирование напряжения, достаточного для перезаписи памяти.
Одиночные эффекты возникают при попадании в транзистор одной ионизирующей частицы (протона, нейтрона или ядра более тяжелого элемента) и делятся на «мягкие» (сбои) и «жесткие» (отказы), Последние – достаточно редкое явление, характерное для мощных схем и малоизученное. Варианты отказов включают пробой подзатворного диэлектрика и прогорание транзистора из-за возникновения проводящего канала между стоком и истоком, а также тиристорный эффект, на котором я остановлюсь подробнее чуть позже.
У «мягких» сбоев есть два основных механизма – первичная и вторичная ионизация. Первая характерна для тяжелых заряженных частиц (ТЗЧ; ими в данном контексте называют все ядра тяжелее протона), вторая – для протонов и нейтронов. Пролетая через микросхему, частица тормозится из-за взаимодействия с кристаллической решеткой и отдает ей часть своей энергии (этот процесс можно сравнить с нагревом при трении).
Энергия, выделившаяся при пролете частицы, ионизирует атомы кремния. В нормальных условиях подавляющее большинство оторванных от атомов электронов возвращается обратно, но если ионизация происходит вблизи сильного электрического поля, оно может разделить электроны и дырки. Механизм сходен с тем, что происходит при накоплении дозы, но носители заряда не могут накапливаться в кремнии, и длительность одиночных эффектов измеряется не в месяцах, а в пикосекундах.
Сильное электрическое поле в кремнии – это истоковый pn-переход закрытого транзистора, разделение заряда вблизи которого приводит к тому, что носители заряда одного знака попадают в лини земли/питания, а второго – на сток транзистора. С точки зрения внешнего наблюдателя результат процесса выглядит как импульс тока с передним фронтом в несколько десятков пикосекунд и задним – в несколько сотен. Точные параметры импульса зависят от многих факторов, в том числе технологии изготовлении микросхемы, угла падения частицы и т.д.
Если проинтегрировать получившийся импульс тока по времени, мы получим полный заряд, выделившийся в результате попадания ТЗЧ. Минимальный заряд, приводящий к сбою, называется критическим зарядом сбоя (critical charge). Критический заряд зависит от параметров как пораженной схемы, так и падающей частицы; кроме того, его очень сложно измерить экспериментально, поэтому он обычно применяется для моделирования взаимодействия схемы и частицы и для сравнительного моделирования сбоеустойчивости разных схем.
Энерговыделение принято выражать при помощи линейной передачи энергии (ЛПЭ; английский термин – Linear Energy Transfer, LET), измеряемой в МэВ×см 2 /мг или точнее, в (МэВ/(мг/см 3 ))/см. Одна единица ЛПЭ – это количество энергии выделяемое пролетающей частицей за сантиметр пролетаемого расстояния на единицу плотности вещества, через которое летит частица. Определение на первый взгляд весьма запутанное, но выбранная именно таким образом единица измерения обладает несколькими важными достоинствами: во-первых, численное значение относительно просто измерить экспериментально; во-вторых, в-третьих, применяемые на практике значения обычно укладываются в диапазон от единицы до сотни.
ЛПЭ – величина не постоянная, то есть параметры пролетающей частицы у крышки корпуса микросхемы, на границе кристалла и непосредственно у транзистора под многочисленными слоями будут разными. Из этого, однако, не следует, что более толстый корпус может помочь – зависимость ЛПЭ от дистанции, пройденной в кремнии, обычно имеет максимум на некоторой глубине (так называемый Брэгговский пик). Подобный эффект используется в радиационной терапии и в некоторых операциях изготовления микросхем: параметры имплантируемых ионов подбираются таким образом, чтобы они останавливались на определенной глубине и создавали на глубине слой с большим уровнем легирования.
Протоны и нейтроны имеют очень маленькую ЛПЭ (приблизительно 0,01 МэВ×см 2 /мг), однако при пролете высокоэнергетического протона/нейтрона через кремний существует вероятность ядерной реакции, продуктами которой являются ионы с коротким пробегом, но большой ЛПЭ (до 15 МэВ×см 2 /мг). В технологических процессах с не алюминиевой, а медной металлизацией (180 нм и ниже), кроме того, описаны механизмы взаимодействия протонов с вольфрамом, применяемым для контактов первого уровня (и расположенным, таким образом, прямо над чувствительными pn-переходами). ЛПЭ продуктов таких реакций может достигать 30 МэВ×см 2 /мг.
Характерные минимальные ЛПЭ падающих частиц, приводящие к сбою – в пределах десятки для технологий с проектными нормами 500-250 нм, и порядка единицы для суб-100 нм технологий, в которых критический заряд может быть так мал, что даже первичная ионизация от протонов и нейтронов способна вызвать сбой. Кроме того, маленький критический заряд сбоя приводит к тому, что достаточный заряд может разделиться при пролете частицы не только через обратно смещенный стоковый pn-переход, но и через несмещенный истоковый, что существенно увеличивает уязвимую площадь на кристалле.
Короткий импульс тока воспринимается микросхемой как импульсная помеха, и, если его амплитуда достаточно велика, он может привести к переключению элемента, стоящего за пораженным транзистором – это и есть радиационно-индуцированный сбой. Комбинационные и аналоговые схемы в момент прохождения импульса тока выдает неверный результат, а запоминающие элементы переключаются насовсем. Таким образом, наиболее уязвимой частью микропроцессора является кэш-память: ее на кристалле много, и сбои в ней не проходят сами по себе.
Рисунок 4. Схема шеститранзисторного запоминающего элемента.
Для примера удобнее всего описать механизм сбоя в шеститранзисторной ячейке статической памяти (простейшем из используемых запоминающих элементов). Запоминающий элемент состоит из двух соединенных положительными обратными связями инверторов (M1-M2 и M3-M4) и двух ключей (M5-M6). В режиме хранения два транзистора закрыты, а два открыты, и на выходах инверторов противоположные значения. Пусть для определенности открыты транзисторы M1 и M4. При попадании ТЗЧ в сток закрытого транзистора (M2 или M3) возникает импульс ионизационного тока, и в ячейке начинаются два процесса: срабатывание положительной обратной связи и рассасывание индуцированного заряда. Эти процессы являются независимыми (их временные константы определяются разными транзисторами) и конкурирующими (эффекты от воздействия процессов противоположны).
Пусть попадание произошло в транзистор закрытый транзистор M2, на стоке которого в результате появился импульс тока. Транзистор М1 в этот момент полностью открыт и имеет маленькое сопротивление, то есть индуцированный ТЗЧ ток через него проходит в землю. Однако емкость узла nQ может быть достаточно большой для того, чтобы его потенциал этого узла вырос на значительное время. Возрастание потенциала узла nQ приводит к переключению второго инвертора (M3-M4). При этом выходное напряжение второго инвертора меняется таким образом, что сопротивление транзистора M1 растет, а транзистор M2 приоткрывается. Если этот процесс происходит дольше, чем процесс рассасывания заряда, то запоминающий элемент переключается, и в нем оказывается записано неверное значение – это и есть радиационно-индуцированный сбой (single event upset, SEU).
Сбои в комбинационной логике проходят несколько проще сбоев в запоминающих элементах – здесь нет обратной связи, и повышение потенциала пораженного узла напрямую передается на следующий каскад. В случае, если амплитуда напряжения достаточно велика, следующий каскад переключается – и дальше по схеме распространяется переходный процесс (single event transient, «иголка» на российском жаргоне). Со сбоями в комбинационной логике связаны дополнительные эффекты, влияющие на то, как схема реагирует на сбой. С одной стороны, есть эффект логического маскирования: не все изменения входных состояний влияют на выход схемы (например, переключение одного из входов элемента «2ИНЕ» не влияет на выход, если на втором входе логический ноль). С другой стороны, если выход пораженной схемы нагружен несколькими элементами, то сбой попадет на входы каждого из них (представьте себе сбой в самом начале дерева тактовых сигналов). И наконец, временное маскирование: на выходе любой комбинационной схемы стоит триггер, запоминающий значения в определенные промежутки времени. При работе на малых частотах вероятность того, что импульс целиком придется на время, в которое триггер ничего не запоминает, довольно велика, однако с ростом частоты длительность импульса (от нескольких сотен пикосекунд до наносекунды) оказывается сравнима с периодом тактового сигнала, и на больших тактовых частотах интенсивность значащих сбоев в комбинационной логике может быть даже выше интенсивности сбоев в запоминающих элементах (кстати, в стоящих на выходах комбинационных схем триггерах тоже могут быть сбои).
Эффективный диаметр области сбора заряда от попадания ТЗЧ – порядка двух микрон, что существенно больше размеров логических элементов в современных технологиях. Поэтому от попадания одной частицы могут сбиться одновременно несколько элементов, например ячеек кэш-памяти. В технологии 65 нм «несколько» могут быть десятью, что создает существенные сложности в применении помехоустойчивых кодов и заставляет серьезно модифицировать топологию элементов микросхемы.
При попадании ТЗЧ в транзистор может возникнуть не только однократный сбой, но и условно-жесткий отказ, вызванный тиристорным эффектом («защелка» или latchup на профессиональном жаргоне). На рисунке показано сечение инвертора, выполненного по объемной КМОП технологии, и показаны паразитные элементы, сформированные слоями микросхемы.
Рисунок 5. Сечение КМОП инвертора с показанными паразитными структурами, участвующими в тиристорном эффекте.
Видно, что два биполярных транзистора образуют pnpn-структуру (исток-карман-подложка-исток), известную под названием тиристор. ВАХ тиристора показана на рисунке и характерна тем, что имеет нелинейность, то есть при достижении некоего прямого смещения на структуре ее сопротивление резко падает, а ток, соответственно, растет.
Рисунок 6. Вольт-амперная характеристика тиристора.
При попадании ТЗЧ индуцированный импульс тока может привести к открыванию биполярных транзисторов и попаданию паразитной тиристорной структуры в низкоомное состояние. Результатом будет формирование короткого замыкания между землей и питанием, потеря работоспособности пораженного элемента и резкий рост тока потребления, способный привести к «выгоранию» пораженного элемента и функциональному отказу. Тиристорный эффект относят к условно-жестким, потому что его воздействие можно остановить при помощи сброса питания с пораженной микросхемы. Эта мера, однако, весьма неудобна и, при большом количестве отказов, неприменима; тиристорный эффект является одной из основных головных болей разработчиков радиоэлектронной аппаратуры для космоса, особенно если они по каким-то причинам используют коммерческие микросхемы вместо специально разработанных.
Как бороться с тиристорным эффектом? Можно разнести транзисторы дальше друг от друга, таким образом увеличив длину базы транзистора Q2, но этот вариант нежелателен из-за снижения плотности упаковки кристалла. Можно увеличить уровни легирования подложки и кармана, снизив подвижность носителей заряда – но это снизит скорость работы и основных транзисторов тоже.
Самый удобный вариант – минимизировать базовые сопротивления паразитных транзисторов (Rs и Rw). Чем меньше сопротивление, тем меньше открывается эмиттерный pn-переход при протекании тока, и тем меньше вероятность включения биполярного умножения заряда. Технологически уменьшение базовых сопротивлений означает обеспечение хороших контактов к подложке и карману или создание транзисторов в выращенном поверх высоколегированной подложки низколегированном эпитаксиальном слое.
Наиболее надежный способ минимизации сопротивления контактов к карману и подложке в традиционной КМОП технологии – окружение транзистора кольцевым контактом (так называемые «охранные кольца» или guard rings). В зависимости от технологии и строгости требований охранных колец может быть от одного до четырех (например, в схемах ввода-вывода, где из-за протекания больших рабочих токов тиристорный эффект возможен и по не связанным с радиацией причинам, в том числе из-за электростатического пробоя). Очевидным недостатком охранных колец является серьезный рост площади элементов (до нескольких раз), то есть даже без учета других методов повышения радиационной стойкости на кристалл поместится намного меньше транзисторов, чем на аналогичный нерадиационностойкий.
Еще один вариант защиты от тиристорного эффекта – полная электрическая изоляция каждого транзистора в схеме, реализуемая в технологии «кремний на изоляторе» (КНИ, по-английски Silicon on Insulator или SOI). Исторически важной разновидностью КНИ является кремний на сапфире (КНС, SOS), в котором отдельные кремниевые островки выращиваются на поверхности монокристалла сапфира, но при переходе к малым проектным нормам от него почти повсеместно отказались по технологическим причинам, и сейчас под кремнием на изоляторе практически всегда подразумевается кремний на SiO2. Существуют разные технологии создания таких пластин, но все они сводятся к тому, что на кремниевой подложке формируется относительно толстый слой SiO2 (называемый скрытым или захороненным оксидом или buried oxide), а поверх него – сплошной слой кремния, в котором и изготавливаются транзисторы, разделяемые обычной боковой изоляцией, доходящей до скрытого оксида. Сравнение сечений МОП-транзисторов, выполненных на объемной и КНИ технологии, показано на рисунке NUM. Там же показаны pn-переходы, вблизи которых происходит разделение электронно-дырочных пар.
Рисунок 7. Сечение МОП-транзисторов, выполненных на объемной и КНИ технологии. Показана генерация заряда при попадании тяжелой заряженной частицы.
Полное отсутствие в КНИ тиристорного эффекта привело к тому, что даже в среде специалистов-разработчиков аппаратуры до сих пор распространено убеждение «КНИ равно радиационная стойкость», но на самом деле это не так. Имея неоспоримое преимущество в стойкости к одному эффекту (и то выражающееся главным образом в экономии площади на охранных кольцах), КНИ может иметь существенно меньшую стойкость как к полной поглощенной дозе, так и к одиночным сбоям.
Электрическая изоляция транзисторов позволяет полностью избавиться от межтранзисторных утечек, но утечка по боковым граням никуда не девается и, более того, наличие скрытого оксида приводит к возникновению еще двух переходных зон между оксидами – и на границе самого скрытого оксида тоже может образоваться паразитный канал. Тем не менее, дозовая стойкость КНИ схем сравнима с аналогичными объемными, и большинство методов ее повышения в объемной технологии применима и к КНИ.
Рисунок 8. Сравнение мест возникновения токов утечки в объемном и КНИ МОП транзисторах.
С точки зрения одиночных эффектов КНИ технология имеет важное преимущество перед объемной: область, из которой происходит диффузионный сбор заряда, ограничена скрытым оксидом и приблизительно на порядок меньше, чем в аналогичной объемной технологии – то есть и сечение сбоев в области насыщения будет на порядок меньше (а также намного короче задний фронт импульса). К сожалению, в коммерческих КНИ схемах это достоинство полностью перечеркивается тем, что пороговая ЛПЭ сбоя так мала, что интенсивность сбоев оказывается у КНИ выше – за счет большого количества частиц с малыми ЛПЭ, которые не сбивают транзисторы объемной технологии, но сбивают КНИ транзисторы. Причина этого – паразитный биполярный эффект. Вы могли заметить из рисунков, что, если потенциал подзатворной области объемных транзисторов совпадает с потенциалом подложки или кармана, то потенциал подзатворной области КНИ МОП транзистора ничем не контролируется. При попадании ТЗЧ в подзатворную область в ней может накапливаться заряд, достаточный для существенного повышения потенциала. Подзатворная область, ограниченная сверху, снизу и с боков диэлектриком, а с оставшихся двух сторон – pn-переходами, в этой ситуации играет роль емкости, заряжаемой индуцированным ТЗЧ током. Повышение потенциала подзатворной области приводит к открыванию истокового pn-перехода. Дальше в МОП-транзисторе включается паразитный биполярный транзистор, который усиливает индуцированный ТЗЧ импульс тока в соответствующее число раз (коэффициент усиления подобных паразитных структур может быть от нескольких единиц до приблизительно десятки). Биполярное умножение приводит к тому, что критический заряд сбоя элемента снижается в несколько раз, и с ним – пороговая ЛПЭ сбоя, что делает КНИ КМОП схемы гораздо менее сбоеустойчивыми, чем аналогичные объемные.
Можно ли избавиться от паразитного биполярного эффекта? Конечно, нужно только сделать так, чтобы потенциал подзатворной области находился под контролем. Варианта два – сделать слой кремния достаточно тонким для того, чтобы он весь стал каналом транзистора (это называется полностью обедненный КНИ или full depleted SOI), или создать контакты к подзатворной области. Контакты бывают двух типов: независимые и привязывающие потенциал подзатворной области к потенциалу истока.
Рисунок 9. Разновидности контактов к подзатворной области КНИ МОП транзистора. Зеленым показано n-легирование, красным – p-легирование.
Главное достоинство контакта, связывающего подзатворную область с истоком – компактность, главный недостаток – невозможность использования для некоторых включений (например, в проходном ключе). Независимые контакты могут быть использованы где угодно, но их площадь сравнима с площадью самого транзистора, поэтому их ставят только там, где это действительно необходимо. Кроме того, контакты обоих типов обладают еще одним полезным свойством – они перекрывают места образования паразитных каналов и позволяют, таким образом, повысить стойкость микросхемы к полной поглощенной дозе.
Показанные выше приемы позволяют обеспечить КНИ технологии сравнимые показатели стойкости к полной дозе и меньшее на порядок сечение насыщения одиночных сбоев, но пороговые ЛПЭ сбоя при этом все еще достаточно малы для того, чтобы микросхема, оказавшаяся на орбите, сбивалась часто. Уменьшить частоту одиночных сбоев можно при помощи схемотехнических и системотехнических методов, но это тема для отдельной статьи (или сотни диссертаций).
- Производство и разработка электроники
- Научно-популярное
- Космонавтика
- Физика
- Электроника для начинающих