Маячок на микросхеме
Такой маячок можно собрать как завершённое сигнальное устройство, например, на велосипед или просто ради развлечения.
Маяк на микросхеме устроен проще некуда. В его состав входит одна логическая микросхема, яркий светодиод любого цвета свечения и несколько элементов обвязки.
После сборки маячок начинает работать сразу после подачи на него питания. Настройки практически не требуется, за исключением подстройки длительности вспышек, но это по желанию. Можно оставить всё как есть.
Вот принципиальная схема «маячка».
Итак, поговорим об используемых деталях.
Микросхема К155ЛА3 представляет собой логическую микросхему на базе транзисторно-транзисторной логики – сокращённо называемой ТТЛ. Это означает, что данная микросхема создана из биполярных транзисторов. Микросхема внутри содержит всего лишь 56 деталей – интегральных элемента.
Существуют также КМОП или CMOS микросхемы. Вот они уже собраны на полевых МДП-транзисторах. Стоит отметить тот факт, что у микросхем ТТЛ энергопотребление выше, чем у КМОП-микросхем. Но зато они не боятся статического электричества.
В состав микросхемы К155ЛА3 входит 4 ячейки 2И-НЕ. Цифра 2 означает, что на входе базового логического элемента 2 входа. Если взглянуть на схему, то можно убедиться, что это действительно так. На схемах цифровые микросхемы обозначаются буквами DD1, где цифра 1 указывает на порядковый номер микросхемы. Каждый из базовых элементов микросхемы также имеет своё буквенное обозначение, например, DD1.1 или DD1.2. Здесь цифра после DD1 указывает на порядковый номер базового элемента в микросхеме. Как уже говорилось, у микросхемы К155ЛА3 четыре базовых элемента. На схеме они обозначены как DD1.1; DD1.2; DD1.3; DD1.4.
Конденсатор C1 – электролитический, ёмкостью 470 микрофарад (мкФ). Рабочее напряжение этого конденсатора может быть любым (10V, 16V, 25V. ). Главное, чтобы оно было не меньше 6,3 вольт. Рабочее напряжение электролитического конденсатора указывается на его корпусе. Также напомним, что электролитический конденсатор является полярным элементом, поэтому впаивать его в схему нужно с соблюдением полярности.
Светодиод (обозначен на схеме как HL1) может быть любым на напряжение 3 вольта. Можно установить красный индикаторный светодиод, но лучше применить яркий светодиод красного, синего или зелёного цвета свечения. У ярких светодиодов, как правило, прозрачный корпус и большая светоотдача, чем у обычных индикаторных. В темноте вспышку такого светодиода можно заметить на приличном расстоянии.
Если в мастерской радиолюбителя имеется беспаечная макетная плата, то на ней можно быстро собрать маячок буквально за пару минут. Так, например, сделал и я. В качестве светодиода был использован яркий светодиод белого и красного свечения.
Менять длительность вспышки светодиода можно и с помощью конденсатора C1. Правда, при этом длительность будет меняться ступенчато, а не плавно, как это можно сделать с помощью переменного резистора, установленного вместо постоянного R1. В схему можно устанавливать конденсатор C1 ёмкостью от 100 мкФ до 2200 мкФ. При этом с увеличением ёмкости С1 светодиод будет светить дольше. Чем больше ёмкость, тем дольше длительность вспышки.
В качестве источника питания можно использовать регулируемый блок питания, собранный своими руками или промышленный. На его выходе необходимо выставить напряжение 4,5 – 5 вольт. Подавать более 5 вольт на схему не рекомендуется, так как микросхема может сгореть. Максимальное напряжения питания, которое выдерживает микросхема К155ЛА3, составляет 6 вольт, но при этом эксплуатационные параметры не гарантируются. Поэтому подавать на микросхему больше 5,5 вольт просто опасно.
Также можно запитать схему от трёх последовательно включенных батареек по 1,5 вольт каждая. Подойдут, например, «пальчиковые» батарейки типоразмера АА (LR6). На схеме, как раз, и изображена составная батарея питания GB1 напряжением 4,5 вольта. Перед тем, как собрать составную батарею питания, прочтите статью о том, как правильно соединять батарейки. Пригодится не раз.
Выключатель S1 может быть любым. Можно заменить его кнопкой с фиксацией. Так как схема потребляет незначительный ток, то выключатель может быть любым, по возможности миниатюрным.
Постоянный резистор R1 можно заменить подстроечным или переменным на 1,5 килоома. Это позволит менять длительность вспышки яркого светодиода. О том, как определить основные параметры постоянного резистора, читайте в статье о параметрах резистора.
Если взглянуть на принципиальную схему более внимательно, то можно заметить, что буквенное обозначение резистора R1* имеет звёздочку «*». И это неспроста.
Так на схемах обозначаются элементы, номинал которых необходимо подстраивать (подбирать) во время налаживания схемы для того, чтобы добиться нужного режима работы схемы. В данном случае с помощью этого резистора можно настроить длительность вспышки светодиода.
В других схемах, которые вы можете встретить, подбором сопротивления резистора, обозначенного звёздочкой, нужно добиться определённого режима работы, например, транзистора в усилителе. Как правило, в описании схемы приводится методика настройки. В ней описывается, как можно определить, что работа схемы настроена верно. Обычно это делается замером тока или напряжения на определённом участке схемы. Для схемы маяка всё гораздо проще. Настройка производится чисто визуально и не требует замера напряжений и токов.
На принципиальных схемах, где устройство собрано на микросхемах, как правило, редко можно обнаружить элемент, номинал которого нужно подбирать. Да это и не удивительно, так как микросхемы это по сути уже настроенные элементарные устройства. А, например, на старых принципиальных схемах, которые содержат десятки отдельных транзисторов, резисторов и конденсаторов звёздочку «*» рядом с буквенным обозначением радиодетали можно встретить куда чаще.
Теперь поговорим о цоколёвке микросхемы К155ЛА3. Если не знать некоторых правил, то можно столкнуться с неожиданным вопросом: «А как определить номер вывода микросхемы?» Тут нам на помощь придёт так называемый «ключ». Ключ – это специальная метка на корпусе микросхемы, указывающая точку отсчёта нумерации выводов. Отсчёт номера вывода микросхемы, как правило, ведётся против часовой стрелки. Взгляните на рисунок, и вам всё станет ясно.
К выводу микросхемы К155ЛА3 под номером 14 подключается плюс «+» питания, а к выводу 7 – минус «-». Минус считается общим проводом, по зарубежной терминологии обозначается как «GND».
Dd1 на схеме что это
D-триггером называется триггер с одним информационным входом, работающий так, что сигнал на выходе после переключения равен сигналу на входе D до переключения, т. е. Qn+1=Dn Основное назначение D-триггеров — задержка сигнала, поданного на вход D. Он имеет информационный вход D (вход данных) и вход синхронизации С. Вход синхронизации С может быть статическим (потенциальным) и динамическим. У триггеров со статическим входом С информация записывается в течение времени, при котором уровень сигнала C=1. В триггерах с динамическим входом С информация записывается только в течение перепада напряжения на входе С. Динамический вход изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы (прямой динамический вход), то триггер срабатывает по фронту входного импульса, если от нее (инверсный динамический вход) — по срезу импульса. В таком триггере информация на выходе может быть задержана на один такт по отношению к входной информации.
D-триггеры могут быть построены по различным схемам. На рис. 2.43,а показана схема одноступенчатого D-триггера на элементах И-НЕ и его условное обозначение. Триггер имеет прямые статические входы (управляющий сигнал — уровень логической единицы). На элементах DD1.1 и DD1.2 выполнена схема управления, а на элементах DD1.3 и DD1.4 асинхронный RS-триггер.
Рис. 2.43. Синхронный D-триггер: а — схема D-триггера на элементах И-НЕ и условное обозначение;
б — временные диаграммы; в — преобразование синхронного RS-триггера в синхронный D-триггер;
г — временные диаграммы записи и считывания.
Если уровень сигнала на входе С = 0, состояние триггера устойчиво и не зависит от уровня сигнала на информационном входе D. При этом на входы асинхронного RS-триггера с инверсными входами (DD1.3 и DD1.4) поступают пассивные уровни /S = /R = 1.
При подаче на вход синхронизации уровня С = 1 информация на прямом выходе будет повторять информацию, подаваемую на вход D.
Следовательно, при C=0 Qn+1=Qn, а при C=l Qn+1=Dn. Временные диаграммы, поясняющие работу D-триггера, приведены на рис. 2.43,б.
D-триггер возможно получить из синхронного RS-триггера, если ввести дополнительный инвертор DD1.1 между входами S и R (рис. 2.43,в). В таком триггере состояние неопределенности для входов S и R исключается, так как инвертор DD1.1 формирует на входе R сигнал /S. Временные диаграммы записи в D-триггер напряжений высокого и низкого входных уровней и их считывание приведены на рис. 2.43,г. Обязательным условием правильной работы D-триггера является наличие защитного временного интервала после прихода импульса на вход D перед тактовым импульсом (вход С). Этот интервал времени tn+1-tn зависит от справочных данных на D-триггер.
Комбинированные D-триггеры имеют дополнительные входы асинхронной установки логических 0 и 1 — входы S и R. Схема и условное обозначение одного такого триггера представлены на рис. 2.44. Триггер собран на шести элементах И-НЕ по схеме трех RS-триггеров. Входы /S и /R служат для первоначальной установки триггера в определенное состояние.
Рис. 2.44. Комбинированный D-триггер и его условное обозначение.
Если C=D=0, установить /S=0, а /R=1, то элементы DD1.1 . DD1.5 будут закрыты, а элемент DD1.6 будет открыт, т. е. Q=l, /Q=0. При снятии нулевого сигнала со входа /S, откроется элемент DD1.1, состояние остальных элементов не изменится. При подаче единичного сигнала на вход С на всех входах элемента DD1.3 будут действовать единичные сигналы и он откроется, а элемент DD1.6 закроется: /Q = 1. Теперь на всех входах элемента DD1.5 действуют единичные сигналы и он будет открыт: Q = 0. Следовательно, после переключения триггера сигнал на выходе Q стал равным сигналу на входе D до переключения: Qn+1=Dn=0. После снятия единичного сигнала со входа С состояние триггера не изменится.
D-триггер с динамическим входом C может работать как T-триггер. Для этого необходимо вход С соединить с инверсным выходом триггера /Q (рис. 2.45,а). Если на входе D поставить дополнительный двухвходовый элемент И и инверсный выход триггера /Q соединить с одним из входов элемента И, а на второй вход подать сигнал EI, то получим T-триггер с дополнительным разрешением по входу (рис. 2.45,б).
Рис. 2.45. Схемы преобразования D-триггера. а — преобразование D-триггера в T-триггер и его временная диаграмма работы;
б — преобразование D-триггера в в T-триггер с дополнительным входом расширения EI и его временная диаграмма работы;
Микросхема ТМ2 содержит два независимых комбинированных D-триггера, имеющих общую цепь питания. У каждого триггера имеется один информационный вход D, вход синхронизации С и два дополнительных входа /S и /R независимой асинхронной установки триггера в единичное и нулевое состояния, а также комплементарные выходы Q и /Q (рис. 2.46). Логическая структура одного D-триггера (рис. 2.46) содержит следующие элементы: основной асинхронный RS-триггер (ТЗ), вспомогательный синхронный RS-триггер (Т1) записи логической единицы (высокого уровня) в основной триггер, вспомогательный синхронный RS-триггер (Т2) записи логического нуля (низкого уровня) в основной триггер. Входы /S и /R — асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе, активный уровень для них низкий (т. е. инверсные входы /S и /R).
Рис. 2.46. Структура D-триггера микросхемы ТМ2
Асинхронная установка D-триггера в единичное или нулевое состояния осуществляется подачей взаимопротивоположных логических сигналов на входы /S и /R. В это время входы D и С не влияют.
Если на входы /S и /R одновременно подать сигнал низкого уровня (логический нуль), то на обоих выходах триггера Q и /Q будет высокий уровень (логическая единица). Однако после снятия этих сигналов со входов /S и /R состояние триггера будет неопределенным. Поэтому комбинация /S=/R=0 для этих входов является запрещенной.
Загрузить в триггер входные уровни В или Н (т. е. логические 1 или 0) можно, если на входы /S и /R подать напряжение высокого уровня: /S=/R=1. Сигнал от входа D передается на выходы триггера при поступлении положительного перепада импульса на вход С (изменение от низкого* к высокому). Однако, чтобы D-триггер переключался правильно (согласно таблице состояний, табл. 2.24), необходимо уровень на входе D зафиксировать заранее, т. е. до прихода перепада на вход С. Причем этот защитный временной интервал должен быть больше времени задержки распространения сигнала в триггере (определяется по справочнику).
| Режим работы | Входы | Выходы | ||||
|---|---|---|---|---|---|---|
| /S | /R | D | C | Q | /Q | |
| Асинхронная установка | 0 | 1 | X | X | 1 | 0 |
| Асинхронный сброс | 1 | 0 | Х | Х | 0 | 1 |
| неопределенность | 0 | 0 | Х | Х | 1 | 1 |
| Загрузка «1» (установка) | 1 | 1 | 1 | _/ | 1 | 0 |
| Загрузка «0» (сброс) | 1 | 1 | 0 | _/ | 0 | 1 |
Цоколевка микросхемы ТМ2 приведена на рис. 2.47, а основные параметры см. в табл. 2.20а.
Рис. 2.47. Условное обозначение и
цоколевка микросхемы ТМ2
Микросхемы ТM5 и ТМ7 содержат по четыре D-триггера, входы синхронизации которых попарно соединены и обозначены как входы разрешения загрузки EI. Если на такой вход разрешения EI подается напряжение высокого уровня, то информация, поступающая на входы D, передается на выходы триггеров. При напряжении низкого уровня на входе разрешения EI на выходах триггеров сохраняются предыдущие состояния (состояние входов D безразлично). В триггерах будет зафиксирована информация, имевшаяся на входах D, если состояние входа EI переключить от напряжения высокого уровня к низкому. Такие триггеры используются в качестве четырехразрядного регистра хранения информации с непарным тактированием разрядов, а также в качестве буферной памяти и элемента задержки. Каждый триггер микросхемы ТМ5 имеет только прямой выход Q, а каждый триггер микросхемы ТМ7 имеет прямые Q и инверсные /Q выходы. Функциональные схемы, цоколевка, схема одного D-триггера и временные диаграммы работы приведены на рис. 2.48, а, основные параметры триггеров даны в табл. 2.20, состояния триггеров даны в табл. 2.25.
Рис. 2.48. Функциональные схемы, цоколевки, структура D-триггера и временные диаграммы микросхем ТМ5, ТМ7.
| Режим работы | Входы | Выходы | ||
|---|---|---|---|---|
| EI | D | Qn+1 | /Qn+1 | |
| Разрешение передачи данных на выход | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 | |
| Защелкивание данных | 0 | Х | Qn=1 | /Qn=0 |
Микросхемы. TM8 и ТМ9 содержат четыре и шесть D-триггеров соответственно. Они имеют общие входы синхронного сброса /R (установки в состояние низкого уровня) и входа синхронизации C. Структура ТМ8 и ТМ и их цоколевка приведены на рис. 2.49.
Рис. 2.48. Функциональные схемы и цоколевки микросхем ТМ8 и ТМ9.
Триггеры микросхемы ТМ9 имеют только прямые входы Q, а триггеры ТМ8 — прямые и инверсные выходы Q и /Q. На входах C и /R поставлены дополнительные инверторы. Микросхемы К1533ТМ8, К1533ТМ9 имеют повышенную нагрузочную способность, т.е. на каждом из выходов поставлены дополнительные инверторы. Функционрированне триггеров в микросхемах ТМ8 и ТМ9 соответствует таблице состояний (табл. 2.26).
| Режим работы | Входы | Выходы | |||
|---|---|---|---|---|---|
| /R | D | C | Qn+1 | /Qn+1 | |
| Сброс | 0 | X | X | 0 | 1 |
| Загрузка «1» | 1 | 1 | _/ | 1 | 0 |
| Загрузка «0» | 1 | 0 | _/ | 0 | 1 |
Установка всех триггеров в состояние Q = 0 произойдет, когда на асинхронный вход /R подать напряжение низкого уровня — 0. Входы С и D в это время не действуют. Информацию от входов D можно загрузить в триггеры, если на вход /R подать напряжение высокого уровня — 1. Тогда при подаче на вход синхронизации С положительного перепада напряжения (фронта импульса) и предварительно поданного на вход D напряжения высокого или низкого уровня появится на выходе Q высокий или низкий уровень.
Дешифратор кодово-импульсных команд
Сигнал с выхода приемника, имеющий вид, изображенный на рис. 2, а, поступает на вход дешифратора. Для примера закодировано число 3. На элементах DD1.1, DD1.3 собрана схема восстановления тактовых импульсов, которые, напомним, соответствуют по времени границам разрядных интервалов.
Рис. 1. Принципиальная схема дешифратора
Выделенные тактовые импульсы подаются на схему формирования импульсов записи, реализованную на элементах VD2, С5, R5, DD1.4. Выходной сигнал этого узла приведен на рис. 2 б. Положительные перепады, как видно, располагаются внутри разрядных интервалов.
Этими перепадами, поступающими на вход записи сдвигающего регистра DD2, производится последовательная запись информации с входа «D» микросхемы, куда подан сигнал с выхода приемника (рис. 2, а). По окончании четвертого такта записи на выходах регистра DD2 сформировано двоичное число, соответствующее номеру переданной команды. Дешифратор DD4 преобразует это двоичное число в единичный уровень на соответствующем своем выходе. В рассматриваемом примере это вывод 15.
Часть схемы, реализованная на элементах DD1.2 и DD3, обеспечивает формирование импульса разрешения считывания команды (рис. 2, в), который появляется на выходе счетчика DD3 только после окончания записи в регистр всех четырех разрядов поступившей кодовой посылки. Для нормальной работы исполнительных устройств выходы 1—9 дешифратора должны быть подключены к схемам «И-НЕ» точно так же, как это сделано в предыдущем варианте дешифратора (рис. 6.4). Импульс разрешения считывания команды (вывод 12 DD3 на рис. 6.6) необходимо подать на соединенные вместе входы элементов «И-НЕ».
Рис. 2. Принцип дешифрации команды
Если в пришедшей кодовой посылке в младшем разряде записана единица, то схема формирования импульсов записи вырабатывает один лишний импульс. Чтобы не происходило сдвига декодируемого числа на один лишний такт, прохождение пятого импульса записи на вход регистра блокируется схемой монтажного «И», собранной на элементах VD3, VD4, R6. Сигнал управления блокировкой формируется на выводе 1 элемента DD3 путем подсчета поступивших на вход импульсов записи.
Если предполагается использовать команды с запоминанием, то входы сброса «R» триггеров DD7, DD8 необходимо соединить с корпусом.
- Схема дистанционного управления светом от любого пульта ДУ
- Регулятор хода электродвигателя на микросхеме К561ЛЕ5 и транзисторах
- Приемник радиоуправления на базе микросхемы К157ХА2 (28Мгц)
- Передатчик повышенной мощности для радиоуправления (27-28 МГц, 180 мВт)
Dd1 на схеме что это
Микросхемы, которые не выполняют логических функций, а формируют цифровые сигналы, усиливают импульсы по току, называются буферными. Они обслуживают шины данных, выполняя системные функции, т. е. отключают от шины неиспользуемые в данный момент приемники и передатчики цифровых слов.
Буферные усилители могут передавать сигнал без инверсии либо с инверсией. Некоторые элементы имеют вывод разрешения по входу EI или выходу ЕО. Очень удобны для обслуживания шин данных оказались буферные усилители с тремя состояниями: это — два обычные выходные состояния высокого и низкого уровней, а также размыкание выхода по специальной команде — третье состояние — Z. Выходное сопротивление элемента в этом состоянии составляет сотни килоом.
Микросхемы АП (АП2, АП6) представляют собой буферные усилители-формирователи.
Микросхема АП2 — это сдвоенный формирователь (рис. 2.59).
Рис. 2.59. Условное обозначение и цоколевка микросхемы АП2
Состояния элемента даны в табл. 2.32.
| Комбинация напряжений на входах управления | Направление передачи информации | Режим работы | |||
|---|---|---|---|---|---|
| N | CA | CB | Из канала Ai в канал Bi | Из канала Wi в канал Bi | |
| 1 | 1 | 1 | Запрет | Запрет | Синхронный |
| 2 | 0 | 1 | Разрешение | Запрет | |
| 3 | 1 | 0 | Запрет | Разрешение | |
| 4 | 0 | 0 | Разрешение | Разрешение | Асинхронный |
Буферные элементы в АПЗ — это инверторы. Входы команд третьего состояния /ЕОа и /ЕОя обслуживают по четыре элемента. Если на входы /ЕОа и /ЕОв подано напряжение высокого уровня, то в состоянии z (разомкнутом) окажутся выходы /Yа. /Y4а и /Yв. /Y4в соответственно. Т. е. микросхема АП3-это два четырехканальных формирователя с тремя состояниями на выходе, с инверсией сигнала и инверсным управлением.
Микросхемы АП4 и АП5 содержат буферные усилители без инверсии (два канала по четыре усилителя). Причем входы разрешения АП4 управляются напряжениями противофазных уровней, а АП5 имеют инверсные входы разрешения.
Выходы четверок элементов перейдут в состояние z, если на вход /ЕОа подать напряжение высокого уровня, а на ЕОа — низкого уровня для АП4, а для АП5 на оба входа /ЕОа и /ЕОв необходимо подать напряжение высокого уровня.
Способ организации по четыре канала широко используется в цифровой аппаратуре, т. к, число разрядов (бит) в цифровых словах (байтах) микропроцессорных систем обычно кратно четырем. Это удобно для организации универсальных шин, данных в системах.
В настоящее время широко используются двунаправленные шинные усилители. Если в каждый проводник шины данных установить такой двунаправленный усилитель, то, подав на ИС команду, можно разрешить передачу данных по шине данных слева направо или наоборот. На рис. 2.60 показана схема одного двунаправленного канала усиления, образованного буферными элементами DD1.1 и DD1.2. Эти элементы имеют взаимно инверсные входы разрешения передачи данных: /Е0 для DD1.1 и ЕО для DD1.2.
Если на внешний для двунаправленного шинного усилителя вход разрешения ЕО подать напряжение низкого уровня, то канал будет передавать данные слева направо через DD1.1 (рис. 2.60,а), т. к. выход элемента DD1.2 разомкнут (z-состояние).
Функциональная схема двунаправленного шинного усилителя:
а — передача сигнала слева направо; б — передача сигнала справа налево.
Если на вход ЕО подать напряжение высокого уровня, то канал будет передавать данные справа налево через DD1.2 (рис. 2.60,б), а выход элемента DD1.1 разомкнут. Противофазные входы /ЕОа и ЕОв микросхемы АП4 позволяют использовать ее как четыре двунаправленных шинных усилителя, а для микросхем АП3 и АП5 между входами /ЕОа и /ЕОв при организации такого режима необходимо включить инвертор.
Микросхема АП6 (рис. 2.61) содержит восемь двунаправленных шинных усилителей с тремя состояниями выходов.
Условное обозначение и цоколевка микросхемы АП6
Она имеет два входа разрешения E AB (переключение направления каналов) и /EO (перевод выхода канала в третье состояние — z). У данной микросхемы нет запрещенных комбинаций сигналов управления (табл. 2.33).
| Входы | Выходы | ||
|---|---|---|---|
| /EO | E AB | An | Bn |
| 0 | 0 | A=B | Вход |
| 0 | 1 | Вход | B=A |
| 1 | X | Z | Z |
Цоколевка микросхем АП, условное обозначение приведены на рис. 2.62, а основные параметры в табл. 2.34.. Состояния элементов АП3 и АП4 даны в табл. 2.35 и 2.36.
Рис. 2.62. Условное обозначение и цоколевка микросхем АП3, АП4 и АП5
| Входы | Выходы | ||||
|---|---|---|---|---|---|
| /EO A | I A | /EO B | I B | /Y A | /Y B |
| 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 | 0 | 0 |
| 1 | X | 1 | X | Z | Z |
| Входы | Выходы | ||||
|---|---|---|---|---|---|
| /EO A | I A | /EO B | I B | /Y A | /Y B |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | X | 0 | Z | Z | Z |